JPH09181248A - 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 - Google Patents
積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法Info
- Publication number
- JPH09181248A JPH09181248A JP7340105A JP34010595A JPH09181248A JP H09181248 A JPH09181248 A JP H09181248A JP 7340105 A JP7340105 A JP 7340105A JP 34010595 A JP34010595 A JP 34010595A JP H09181248 A JPH09181248 A JP H09181248A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- flat portion
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 機械的強度が安定した積層用リードフレーム
を実現可能にするとともに、その積層用リードフレーム
を用いて信頼性の高いＬＳＩを製造することが可能な技
術を提供する。 【解決手段】 半導体チップ７を固定する平坦部２を有
しこの平坦部２を中心にして平坦部２の上方向及び下方
向に向かって延長するように屈曲部４、５が左右位置に
設けられた積層用リードフレーム１を複数用意する。各
リードフレーム１の屈曲部４、５の任意同士を電気的に
接続し、平坦部２には各々半導体チップ７を固定すると
ともに各半導体チップ１１の電極と各リードフレーム１
の平坦部２のインナーリードとの間を電気的に接続す
る。１つのリードフレーム１のみを引き出して外部電極
として用いる。
を実現可能にするとともに、その積層用リードフレーム
を用いて信頼性の高いＬＳＩを製造することが可能な技
術を提供する。 【解決手段】 半導体チップ７を固定する平坦部２を有
しこの平坦部２を中心にして平坦部２の上方向及び下方
向に向かって延長するように屈曲部４、５が左右位置に
設けられた積層用リードフレーム１を複数用意する。各
リードフレーム１の屈曲部４、５の任意同士を電気的に
接続し、平坦部２には各々半導体チップ７を固定すると
ともに各半導体チップ１１の電極と各リードフレーム１
の平坦部２のインナーリードとの間を電気的に接続す
る。１つのリードフレーム１のみを引き出して外部電極
として用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、積層用リードフレ
ーム及びそれを用いた半導体集積回路装置並びにその製
造方法に関し、特に、複数の半導体チップを同一パッケ
ージに封止する場合に、水平方向の面積の増大を防止す
る半導体集積回路装置に適用して有効な技術に関する。
ーム及びそれを用いた半導体集積回路装置並びにその製
造方法に関し、特に、複数の半導体チップを同一パッケ
ージに封止する場合に、水平方向の面積の増大を防止す
る半導体集積回路装置に適用して有効な技術に関する。
【０００２】
【従来の技術】各種電子機器、情報機器などの小型化、
多機能化に伴い、それらに使用される半導体集積回路装
置（ＬＳＩ）の集積度はますます高まる傾向にあり、こ
れに伴って半導体チップの大面積化が避けられない。従
って、半導体チップを封止するパッケージも大型化する
ので、ＬＳＩを各種電子機器などを構成する配線基板に
実装する場合、配線基板上における占有面積が増大する
ようになる。
多機能化に伴い、それらに使用される半導体集積回路装
置（ＬＳＩ）の集積度はますます高まる傾向にあり、こ
れに伴って半導体チップの大面積化が避けられない。従
って、半導体チップを封止するパッケージも大型化する
ので、ＬＳＩを各種電子機器などを構成する配線基板に
実装する場合、配線基板上における占有面積が増大する
ようになる。
【０００３】このため、複数の半導体チップを同一パッ
ケージに封止することが考えられている。但し、複数の
半導体チップを水平方向に配置すると、パッケージの水
平方向の面積が増大するので、複数の半導体チップを水
平方向でなく垂直方向（高さ方向）に配置することが考
えられている。
ケージに封止することが考えられている。但し、複数の
半導体チップを水平方向に配置すると、パッケージの水
平方向の面積が増大するので、複数の半導体チップを水
平方向でなく垂直方向（高さ方向）に配置することが考
えられている。
【０００４】例えば特開昭６２−１１９９５２号公報に
は、そのように複数の半導体チップを高さ方向に配置し
て同一パッケージに封止したＬＳＩが開示されている。
この技術においては、各半導体チップを固定するため
に、複数のリードフレームを用いて、各々を熱的または
機械的に接続して積層している。
は、そのように複数の半導体チップを高さ方向に配置し
て同一パッケージに封止したＬＳＩが開示されている。
この技術においては、各半導体チップを固定するため
に、複数のリードフレームを用いて、各々を熱的または
機械的に接続して積層している。
【０００５】
【発明が解決しようとする課題】従来の積層用リードフ
レームでは、主に折り曲げ切断して加工した複数のリー
ドフレームを用いて、各々の先端を相互に接続して積層
するようにしている。このため、積層数が増加するとリ
ードフレームの接続部が傾き易くなるので、機械的強度
が不安定になり、この積層用リードフレームを用いてＬ
ＳＩを製造した場合、樹脂封止工程において半導体チッ
プやボンディングワイヤが封止樹脂表面に露出したり、
前記接続部の面積が小さいため温度サイクル試験などに
おいて、接続部が劣化したりして、信頼度の高いＬＳＩ
を製造するのが困難になるなどの問題がある。
レームでは、主に折り曲げ切断して加工した複数のリー
ドフレームを用いて、各々の先端を相互に接続して積層
するようにしている。このため、積層数が増加するとリ
ードフレームの接続部が傾き易くなるので、機械的強度
が不安定になり、この積層用リードフレームを用いてＬ
ＳＩを製造した場合、樹脂封止工程において半導体チッ
プやボンディングワイヤが封止樹脂表面に露出したり、
前記接続部の面積が小さいため温度サイクル試験などに
おいて、接続部が劣化したりして、信頼度の高いＬＳＩ
を製造するのが困難になるなどの問題がある。
【０００６】本発明の目的は、機械的強度が安定した積
層用リードフレームを実現可能にするとともに、その積
層用リードフレームを用いて信頼性の高いＬＳＩを製造
することが可能な技術を提供することにある。
層用リードフレームを実現可能にするとともに、その積
層用リードフレームを用いて信頼性の高いＬＳＩを製造
することが可能な技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【０００９】（１）本発明の積層用リードフレームは、
半導体チップを固定するとともに半導体チップの電極と
電気的接続を行う積層用リードフレームであって、前記
半導体チップを固定する平坦部を有しこの平坦部を中心
にして平坦部の上方向及び下方向に向かって延長する屈
曲部が左右位置に設けられて、前記屈曲部が他の積層用
リードフレームの屈曲部と電気的に接続可能になってい
る。
半導体チップを固定するとともに半導体チップの電極と
電気的接続を行う積層用リードフレームであって、前記
半導体チップを固定する平坦部を有しこの平坦部を中心
にして平坦部の上方向及び下方向に向かって延長する屈
曲部が左右位置に設けられて、前記屈曲部が他の積層用
リードフレームの屈曲部と電気的に接続可能になってい
る。
【００１０】（２）本発明の半導体集積回路装置は、半
導体チップを固定する平坦部を有しこの平坦部を中心に
して平坦部の上方向及び下方向に向かって延長する屈曲
部が左右位置に設けられた積層用リードフレームが複数
用いられて、前記屈曲部の任意同士が電気的に接続さ
れ、前記平坦部には各々半導体チップが固定されるとと
もに各半導体チップの電極と各リードフレームとの間で
電気的接続が行われ、１つの積層用リードフレームのみ
が外部電極として用いられる。
導体チップを固定する平坦部を有しこの平坦部を中心に
して平坦部の上方向及び下方向に向かって延長する屈曲
部が左右位置に設けられた積層用リードフレームが複数
用いられて、前記屈曲部の任意同士が電気的に接続さ
れ、前記平坦部には各々半導体チップが固定されるとと
もに各半導体チップの電極と各リードフレームとの間で
電気的接続が行われ、１つの積層用リードフレームのみ
が外部電極として用いられる。
【００１１】（３）本発明の半導体集積回路装置の製造
方法は、半導体チップを固定する平坦部を有しこの平坦
部を中心にして平坦部の上方向及び下方向に向かって延
長する屈曲部が左右位置に設けられた積層用リードフレ
ームを複数用意して、各リードフレームの前記平坦部に
各々半導体チップを固定するとともに各半導体チップの
電極と各平坦部のインナーリードとの間を電気的に接続
する工程と、前記屈曲部の任意同士を電気的に接続して
積層する工程と、１つの積層用リードフレームを除いて
他の積層用リードフレーム及び各半導体チップを一体に
樹脂封止する工程とを含んでいる。
方法は、半導体チップを固定する平坦部を有しこの平坦
部を中心にして平坦部の上方向及び下方向に向かって延
長する屈曲部が左右位置に設けられた積層用リードフレ
ームを複数用意して、各リードフレームの前記平坦部に
各々半導体チップを固定するとともに各半導体チップの
電極と各平坦部のインナーリードとの間を電気的に接続
する工程と、前記屈曲部の任意同士を電気的に接続して
積層する工程と、１つの積層用リードフレームを除いて
他の積層用リードフレーム及び各半導体チップを一体に
樹脂封止する工程とを含んでいる。
【００１２】上述した（１）の手段によれば、本発明の
積層用リードフレームは、半導体チップを固定する平坦
部を有しこの平坦部を中心にして平坦部の上方向及び下
方向に向かって延長する屈曲部が左右位置に設けられ
て、前記屈曲部が他の積層用リードフレームの屈曲部と
電気的に接続可能になっているので、機械的強度が安定
した積層用リードフレームを実現可能にするとともに、
その積層用リードフレームを用いて信頼性の高いＬＳＩ
を製造することが可能となる。
積層用リードフレームは、半導体チップを固定する平坦
部を有しこの平坦部を中心にして平坦部の上方向及び下
方向に向かって延長する屈曲部が左右位置に設けられ
て、前記屈曲部が他の積層用リードフレームの屈曲部と
電気的に接続可能になっているので、機械的強度が安定
した積層用リードフレームを実現可能にするとともに、
その積層用リードフレームを用いて信頼性の高いＬＳＩ
を製造することが可能となる。
【００１３】上述した（２）の手段によれば、本発明の
半導体集積回路装置は、半導体チップを固定する平坦部
を有しこの平坦部を中心にして平坦部の上方向及び下方
向に向かって延長する屈曲部が左右位置に設けられた積
層用リードフレームが複数用いられて、前記屈曲部の任
意同士が電気的に接続され、前記平坦部には各々半導体
チップが固定されるとともに各半導体チップの電極と各
リードフレームとの間で電気的接続が行われ、１つの積
層用リードフレームのみが外部電極として用いられるの
で、機械的強度が安定した積層用リードフレームを実現
可能にするとともに、その積層用リードフレームを用い
て信頼性の高いＬＳＩを製造することが可能となる。
半導体集積回路装置は、半導体チップを固定する平坦部
を有しこの平坦部を中心にして平坦部の上方向及び下方
向に向かって延長する屈曲部が左右位置に設けられた積
層用リードフレームが複数用いられて、前記屈曲部の任
意同士が電気的に接続され、前記平坦部には各々半導体
チップが固定されるとともに各半導体チップの電極と各
リードフレームとの間で電気的接続が行われ、１つの積
層用リードフレームのみが外部電極として用いられるの
で、機械的強度が安定した積層用リードフレームを実現
可能にするとともに、その積層用リードフレームを用い
て信頼性の高いＬＳＩを製造することが可能となる。
【００１４】上述した（３）の手段によれば、本発明の
半導体集積回路装置の製造方法は、まず、半導体チップ
を固定する平坦部を有しこの平坦部を中心にして平坦部
の上方向及び下方向に向かって延長する屈曲部が左右位
置に設けられた積層用リードフレームを複数用意して、
各リードフレームの前記平坦部に各々半導体チップを固
定するとともに各半導体チップの電極と各平坦部のイン
ナーリードとの間を電気的に接続する。次に、前記屈曲
部の任意同士を電気的に接続して積層する。続いて、１
つの積層用リードフレームを除いて他の積層用リードフ
レーム及び各半導体チップを一体に樹脂封止する。これ
によって、機械的強度が安定した積層用リードフレーム
を実現可能にするとともに、その積層用リードフレーム
を用いて信頼性の高いＬＳＩを製造することが可能とな
る。
半導体集積回路装置の製造方法は、まず、半導体チップ
を固定する平坦部を有しこの平坦部を中心にして平坦部
の上方向及び下方向に向かって延長する屈曲部が左右位
置に設けられた積層用リードフレームを複数用意して、
各リードフレームの前記平坦部に各々半導体チップを固
定するとともに各半導体チップの電極と各平坦部のイン
ナーリードとの間を電気的に接続する。次に、前記屈曲
部の任意同士を電気的に接続して積層する。続いて、１
つの積層用リードフレームを除いて他の積層用リードフ
レーム及び各半導体チップを一体に樹脂封止する。これ
によって、機械的強度が安定した積層用リードフレーム
を実現可能にするとともに、その積層用リードフレーム
を用いて信頼性の高いＬＳＩを製造することが可能とな
る。
【００１５】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
施形態とともに詳細に説明する。
【００１６】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【００１７】
（実施形態１）図１は本発明の実施形態１による積層用
リードフレームを示す断面図で、積層用リードフレーム
（以下単にリードフレームと称する）１は、例えばＦｅ
−Ｎｉ系合金、Ｃｕ系合金などからなる板状金属材料が
用いられて、プレス加工、エッチング加工などによって
所望のリードフレームパターンに形成されており、例え
ば半導体メモリチップが搭載可能に構成されている。図
１ではリードフレームを構成している複数のリードのう
ち、１つのリードの断面構造を示している。
リードフレームを示す断面図で、積層用リードフレーム
（以下単にリードフレームと称する）１は、例えばＦｅ
−Ｎｉ系合金、Ｃｕ系合金などからなる板状金属材料が
用いられて、プレス加工、エッチング加工などによって
所望のリードフレームパターンに形成されており、例え
ば半導体メモリチップが搭載可能に構成されている。図
１ではリードフレームを構成している複数のリードのう
ち、１つのリードの断面構造を示している。
【００１８】リードフレーム１の中央には半導体チップ
を固定すべき平坦部２が設けられて、この平坦部２の中
央位置には開口部３が設けられている。また、この平坦
部２を中心にして平坦部２の上方向及び下方向に向かっ
て延長するように、上下対称の形状の屈曲部４、５が左
右位置に設けられている。
を固定すべき平坦部２が設けられて、この平坦部２の中
央位置には開口部３が設けられている。また、この平坦
部２を中心にして平坦部２の上方向及び下方向に向かっ
て延長するように、上下対称の形状の屈曲部４、５が左
右位置に設けられている。
【００１９】図２は、２つのリードフレーム１を組み合
わせて積層する例を示しており、上段のリードフレーム
１の屈曲部４と下段のリードフレーム１の対向する屈曲
部４とを導電性接着剤６を介して電気的に接続する。導
電性接着剤６としては、導電材料を含有させた樹脂、あ
るいは半田、金などの導電性材料を用いることができ
る。または、レーザーなどを利用して対象部分を溶接さ
せるようにしても良い。
わせて積層する例を示しており、上段のリードフレーム
１の屈曲部４と下段のリードフレーム１の対向する屈曲
部４とを導電性接着剤６を介して電気的に接続する。導
電性接着剤６としては、導電材料を含有させた樹脂、あ
るいは半田、金などの導電性材料を用いることができ
る。または、レーザーなどを利用して対象部分を溶接さ
せるようにしても良い。
【００２０】この屈曲部４あるいは５はリードフレーム
１を構成しているリードの本数だけ平坦部２の左右位置
に設けられているので、接続部の合計面積は大きくな
る。よって、機械的強度が安定化するようになるため、
積層数が増加してもリードフレーム１の傾きは防止され
る。
１を構成しているリードの本数だけ平坦部２の左右位置
に設けられているので、接続部の合計面積は大きくな
る。よって、機械的強度が安定化するようになるため、
積層数が増加してもリードフレーム１の傾きは防止され
る。
【００２１】複数のリードフレーム１を積層した後は、
後述するように、各リードフレーム１の平坦部２に各々
例えば半導体メモリチップのような半導体チップ７を絶
縁性接着剤８を介して固定し、次に各リードフレーム１
の平坦部２のインナーリードと半導体チップ７の電極と
の間に例えばＡｕのようなワイヤ９をボンディングす
る。
後述するように、各リードフレーム１の平坦部２に各々
例えば半導体メモリチップのような半導体チップ７を絶
縁性接着剤８を介して固定し、次に各リードフレーム１
の平坦部２のインナーリードと半導体チップ７の電極と
の間に例えばＡｕのようなワイヤ９をボンディングす
る。
【００２２】各リードフレーム１の屈曲部４、５の平坦
部２からの高さは、固定すべき半導体チップ７の厚さに
対して、最大範囲で１２０〜１４０％程度、最小範囲で
４０〜６０％程度が選ばれる。前記の最大範囲を上回る
と、複数のリードフレーム１を積層した場合、各半導体
チップ７間の間隔が大きくなって、パッケージの高さ寸
法が厚くなる。また、前記最小範囲を下回ると、複数の
リードフレーム１を積層した場合、各半導体チップ７間
の間隔が狭くなって、隣接する半導体チップ７間を接触
させたり、半導体チップ７とリードフレーム１間を接触
させたりするおそれが生ずる。
部２からの高さは、固定すべき半導体チップ７の厚さに
対して、最大範囲で１２０〜１４０％程度、最小範囲で
４０〜６０％程度が選ばれる。前記の最大範囲を上回る
と、複数のリードフレーム１を積層した場合、各半導体
チップ７間の間隔が大きくなって、パッケージの高さ寸
法が厚くなる。また、前記最小範囲を下回ると、複数の
リードフレーム１を積層した場合、各半導体チップ７間
の間隔が狭くなって、隣接する半導体チップ７間を接触
させたり、半導体チップ７とリードフレーム１間を接触
させたりするおそれが生ずる。
【００２３】以上のような実施形態１によれば次のよう
な効果が得られる。
な効果が得られる。
【００２４】半導体チップ７を固定する平坦部２を有し
この平坦部２を中心にして平坦部の上方向及び下方向に
向かって延長する屈曲部４、５が左右位置に設けられ
て、例えば前記屈曲部４が他のリードフレーム１の対向
する屈曲部４と電気的に接続可能になっているので、機
械的強度が安定したリードフレームを実現可能にすると
ともに、そのリードフレームを用いて信頼性の高いＬＳ
Ｉを製造することが可能となる。
この平坦部２を中心にして平坦部の上方向及び下方向に
向かって延長する屈曲部４、５が左右位置に設けられ
て、例えば前記屈曲部４が他のリードフレーム１の対向
する屈曲部４と電気的に接続可能になっているので、機
械的強度が安定したリードフレームを実現可能にすると
ともに、そのリードフレームを用いて信頼性の高いＬＳ
Ｉを製造することが可能となる。
【００２５】（実施形態２）図３は本発明の実施形態２
による半導体集積回路装置（ＬＳＩ）を示す断面図で、
実施形態１で得られたリードフレーム１を３個用いて組
み立てたＬＳＩを示すものである。
による半導体集積回路装置（ＬＳＩ）を示す断面図で、
実施形態１で得られたリードフレーム１を３個用いて組
み立てたＬＳＩを示すものである。
【００２６】第１段目のリードフレーム１の平坦部２に
は例えば半導体メモリチップからなる半導体チップ７が
絶縁性接着剤８を介してフェースアップで固定され、こ
の半導体チップ７の電極と平坦部２のインナーリードと
の間にはワイヤ９がボンディングされている。
は例えば半導体メモリチップからなる半導体チップ７が
絶縁性接着剤８を介してフェースアップで固定され、こ
の半導体チップ７の電極と平坦部２のインナーリードと
の間にはワイヤ９がボンディングされている。
【００２７】第２段目のリードフレーム１の平坦部２に
は同様に半導体メモリチップからなる半導体チップ７が
絶縁性接着剤８を介してフェースダウンで固定され、こ
の半導体チップ７の電極と平坦部２のインナーリードと
の間にはワイヤ９がボンディングされている。そして、
第１及び第２段目のリードフレーム１は対向する屈曲部
４同士が導電性接着剤６を介して電気的に接続されると
ともに、機械的に一体化されている。
は同様に半導体メモリチップからなる半導体チップ７が
絶縁性接着剤８を介してフェースダウンで固定され、こ
の半導体チップ７の電極と平坦部２のインナーリードと
の間にはワイヤ９がボンディングされている。そして、
第１及び第２段目のリードフレーム１は対向する屈曲部
４同士が導電性接着剤６を介して電気的に接続されると
ともに、機械的に一体化されている。
【００２８】また、第３段目のリードフレーム１の平坦
部２には同様に半導体メモリチップからなる半導体チッ
プ７が絶縁性接着剤８を介してフェースアップで固定さ
れ、この半導体チップ７の電極と平坦部３のインナーリ
ードとの間にははワイヤ９がボンディングされている。
そして、第２及び第３段目のリードフレーム１の対向す
る屈曲部５同士が導電性接着剤６を介して電気的に接続
されるとともに、機械的に一体化されている。
部２には同様に半導体メモリチップからなる半導体チッ
プ７が絶縁性接着剤８を介してフェースアップで固定さ
れ、この半導体チップ７の電極と平坦部３のインナーリ
ードとの間にははワイヤ９がボンディングされている。
そして、第２及び第３段目のリードフレーム１の対向す
る屈曲部５同士が導電性接着剤６を介して電気的に接続
されるとともに、機械的に一体化されている。
【００２９】第１及び第２段目のリードフレーム１の周
囲部は屈曲部５の外側で切断されて、第３段目のリード
フレーム１だけが切断されずに周囲に引き出されてい
る。そして、第３段目のリードフレーム１の引き出し部
を除いた第１及び第２段目のリードフレーム１、及び各
半導体チップ７はエポキシ樹脂、シリコーン樹脂、ポリ
イミド樹脂、フェノール樹脂などからなるパッケージ１
０によって樹脂封止されている。第３段目のリードフレ
ーム１はパッケージ１０の外部に引き出されて、外部電
極として用いられる。半導体チップ７の厚さは約２５０
乃至３５０μｍであり、ボンディングワイヤ９の高さは
約２００μｍに設定されている。また、各リードフレー
ム１の屈曲部４、５の高さは、前記したような条件で設
定され、これらの条件などによってパッケージ１０の高
さ寸法が決定される。
囲部は屈曲部５の外側で切断されて、第３段目のリード
フレーム１だけが切断されずに周囲に引き出されてい
る。そして、第３段目のリードフレーム１の引き出し部
を除いた第１及び第２段目のリードフレーム１、及び各
半導体チップ７はエポキシ樹脂、シリコーン樹脂、ポリ
イミド樹脂、フェノール樹脂などからなるパッケージ１
０によって樹脂封止されている。第３段目のリードフレ
ーム１はパッケージ１０の外部に引き出されて、外部電
極として用いられる。半導体チップ７の厚さは約２５０
乃至３５０μｍであり、ボンディングワイヤ９の高さは
約２００μｍに設定されている。また、各リードフレー
ム１の屈曲部４、５の高さは、前記したような条件で設
定され、これらの条件などによってパッケージ１０の高
さ寸法が決定される。
【００３０】半導体チップ７として、特に半導体メモリ
チップを用いた場合には、同一容量のメモリ（例えば、
１メガビットメモリや４メガビットメモリ）を各段に用
いることにより、各リードフレーム１は同一リードパタ
ーンのものを用いることができる。そして、対応したリ
ード同士を短絡するように接続して各リードフレーム１
を積層することができる。但し、各リードフレーム１に
は、瞬時にどの半導体メモリチップを動作させるかの選
択信号を与えるためのリードを追加する必要があり、こ
の選択信号用リードの数は半導体チップ７の数に相当し
た数だけ用意すれば良い。
チップを用いた場合には、同一容量のメモリ（例えば、
１メガビットメモリや４メガビットメモリ）を各段に用
いることにより、各リードフレーム１は同一リードパタ
ーンのものを用いることができる。そして、対応したリ
ード同士を短絡するように接続して各リードフレーム１
を積層することができる。但し、各リードフレーム１に
は、瞬時にどの半導体メモリチップを動作させるかの選
択信号を与えるためのリードを追加する必要があり、こ
の選択信号用リードの数は半導体チップ７の数に相当し
た数だけ用意すれば良い。
【００３１】図１５はこの概略を説明するもので、図３
に示したように３個の半導体メモリチップを半導体チッ
プ７として用いるとすると、各リードフレーム１には３
本の選択信号用リード１１ａ、１１ｂ、１１ｃを追加す
るようにする。そして、第１段目のリードフレーム１の
選択信号用リード１１ａに対しては対応した半導体チッ
プ７の選択信号用電極１２との間にワイヤ９をボンディ
ングし、第２段目のリードフレーム１の選択信号用リー
ド１１ｂに対しては対応した半導体チップ７の選択信号
用電極１２との間にワイヤ９をボンディングし、第３段
目のリードフレーム１の選択信号用リード１１ｃに対し
ては対応した半導体チップ７の選択信号用電極１２との
間にワイヤ９をボンディングするようにする。このよう
に、選択信号用リード１１ａ乃至１１ｃを追加したリー
ドフレーム１を用意するだけで、各段に用いるリードフ
レーム１を共通に使用することができるようになる。
に示したように３個の半導体メモリチップを半導体チッ
プ７として用いるとすると、各リードフレーム１には３
本の選択信号用リード１１ａ、１１ｂ、１１ｃを追加す
るようにする。そして、第１段目のリードフレーム１の
選択信号用リード１１ａに対しては対応した半導体チッ
プ７の選択信号用電極１２との間にワイヤ９をボンディ
ングし、第２段目のリードフレーム１の選択信号用リー
ド１１ｂに対しては対応した半導体チップ７の選択信号
用電極１２との間にワイヤ９をボンディングし、第３段
目のリードフレーム１の選択信号用リード１１ｃに対し
ては対応した半導体チップ７の選択信号用電極１２との
間にワイヤ９をボンディングするようにする。このよう
に、選択信号用リード１１ａ乃至１１ｃを追加したリー
ドフレーム１を用意するだけで、各段に用いるリードフ
レーム１を共通に使用することができるようになる。
【００３２】以上のような実施形態２によれば次のよう
な効果が得られる。
な効果が得られる。
【００３３】半導体チップ７を固定する平坦部２を有し
この平坦部２の上方向及び下方向に向かって延長する屈
曲部４、５が設けられた積層用リードフレーム１が複数
用いられて、前記屈曲部４、５の任意同士が電気的に接
続され、前記平坦部２には各々半導体チップ７が固定さ
れるとともに各半導体チップ１１の電極と各リードフレ
ーム１との間で電気的接続が行われ、１つのリードフレ
ーム１のみが外部電極として用いられるので、機械的強
度に優れた積層用リードフレームを実現可能にするとと
もに、信頼性の高いＬＳＩを製造することが可能とな
る。
この平坦部２の上方向及び下方向に向かって延長する屈
曲部４、５が設けられた積層用リードフレーム１が複数
用いられて、前記屈曲部４、５の任意同士が電気的に接
続され、前記平坦部２には各々半導体チップ７が固定さ
れるとともに各半導体チップ１１の電極と各リードフレ
ーム１との間で電気的接続が行われ、１つのリードフレ
ーム１のみが外部電極として用いられるので、機械的強
度に優れた積層用リードフレームを実現可能にするとと
もに、信頼性の高いＬＳＩを製造することが可能とな
る。
【００３４】（実施形態３）図４乃至図１０は本発明の
実施形態３による半導体集積回路装置の製造方法を示す
断面図で、実施形態２によるＬＳＩの製造方法を示すも
のである。以下、工程順に説明する。
実施形態３による半導体集積回路装置の製造方法を示す
断面図で、実施形態２によるＬＳＩの製造方法を示すも
のである。以下、工程順に説明する。
【００３５】まず、図４に示すように、例えばＦｅ−Ｎ
ｉ系合金、Ｃｕ系合金などからなる板状金属材料が用い
られて、プレス加工、エッチング加工などによって所望
のリードフレームパターンに形成されて、半導体チップ
を固定すべき平坦部２を有しこの平坦部２を中心にして
平坦部２の上方向及び下方向に向かって延長するよう
に、上下対称の形状の屈曲部４、５が左右位置に設けら
れリードフレーム１を複数個用意する。
ｉ系合金、Ｃｕ系合金などからなる板状金属材料が用い
られて、プレス加工、エッチング加工などによって所望
のリードフレームパターンに形成されて、半導体チップ
を固定すべき平坦部２を有しこの平坦部２を中心にして
平坦部２の上方向及び下方向に向かって延長するよう
に、上下対称の形状の屈曲部４、５が左右位置に設けら
れリードフレーム１を複数個用意する。
【００３６】次に、図５に示すように、各リードフレー
ム１の平坦部２に絶縁性接着剤８を設ける。
ム１の平坦部２に絶縁性接着剤８を設ける。
【００３７】続いて、図６に示すように、絶縁性接着剤
８を介して平坦部２に半導体メモリチップからなる半導
体チップ７をフェースアップで固定する。
８を介して平坦部２に半導体メモリチップからなる半導
体チップ７をフェースアップで固定する。
【００３８】次に、図７に示すように、この半導体チッ
プ７の電極と平坦部２のインナーリードとの間にワイヤ
９をボンディングする。これによって、チップボンディ
ング及びワイヤボンディングが終了したリードフレーム
１が得られる。
プ７の電極と平坦部２のインナーリードとの間にワイヤ
９をボンディングする。これによって、チップボンディ
ング及びワイヤボンディングが終了したリードフレーム
１が得られる。
【００３９】続いて、図８に示すように、このようにし
て得られた２組のリードフレーム１を、各々、第１段目
及び第２段目のリードフレーム１として用いて、対向す
る屈曲部４同士を導電材料を含有させた樹脂、あるいは
半田、金などの導電性材料などからなる導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
て得られた２組のリードフレーム１を、各々、第１段目
及び第２段目のリードフレーム１として用いて、対向す
る屈曲部４同士を導電材料を含有させた樹脂、あるいは
半田、金などの導電性材料などからなる導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
【００４０】次に、図９に示すように、同様な他のリー
ドフレーム１を第３段目のリードフレーム１として用い
て、第２段目のリードフレーム１に対して、対向する屈
曲部５同士を導電性接着剤６を介して電気的に接続する
とともに、機械的に一体化する。
ドフレーム１を第３段目のリードフレーム１として用い
て、第２段目のリードフレーム１に対して、対向する屈
曲部５同士を導電性接着剤６を介して電気的に接続する
とともに、機械的に一体化する。
【００４１】続いて、図１０に示すように、積層された
第１、第２及び第３のリードフレーム１のうち、第１及
び第２段目のリードフレーム１の周囲部を屈曲部５の外
側で切断する。一方、第３段目のリードフレーム１だけ
は切断せずに周囲に引き出したままにしておく。
第１、第２及び第３のリードフレーム１のうち、第１及
び第２段目のリードフレーム１の周囲部を屈曲部５の外
側で切断する。一方、第３段目のリードフレーム１だけ
は切断せずに周囲に引き出したままにしておく。
【００４２】次に、以上のようにして得られたリードフ
レーム群を、周知のトランスファモールド装置にセット
して、例えばエポキシ樹脂を供給することにより樹脂封
止してパッケージ１０を形成する。これによって、図３
に示したようなＬＳＩが製造される。第３段目の１つの
リードフレーム１の引き出し部のみがパッケージ１０の
外部に引き出されて外部電極として用いられ、これら各
リードは、各種電子機器の配線基板に実装し易い形状に
成形される。
レーム群を、周知のトランスファモールド装置にセット
して、例えばエポキシ樹脂を供給することにより樹脂封
止してパッケージ１０を形成する。これによって、図３
に示したようなＬＳＩが製造される。第３段目の１つの
リードフレーム１の引き出し部のみがパッケージ１０の
外部に引き出されて外部電極として用いられ、これら各
リードは、各種電子機器の配線基板に実装し易い形状に
成形される。
【００４３】以上のような実施形態３によれば次のよう
な効果が得られる。
な効果が得られる。
【００４４】半導体チップ７を固定する平坦部２を有し
この平坦部２を中心にして平坦部２の上方向及び下方向
に向かって延長する屈曲部４、５が左右位置に設けられ
たリードフレーム１を複数用意して、各リードフレーム
１の前記平坦部２に各々半導体チップ７を固定するとと
もに各半導体チップ７の電極と各平坦部２のインナーリ
ードとの間を電気的に接続し、次に、前記屈曲部４、５
の任意同士を電気的に接続して積層し、続いて、１つの
リードフレーム１の引き出し部を除いて他のリードフレ
ーム１及び各半導体チップ７を一体に樹脂封止するよう
にしたので、機械的強度に優れた積層用リードフレーム
を実現可能にするとともに、信頼性の高いＬＳＩを製造
することが可能となる。
この平坦部２を中心にして平坦部２の上方向及び下方向
に向かって延長する屈曲部４、５が左右位置に設けられ
たリードフレーム１を複数用意して、各リードフレーム
１の前記平坦部２に各々半導体チップ７を固定するとと
もに各半導体チップ７の電極と各平坦部２のインナーリ
ードとの間を電気的に接続し、次に、前記屈曲部４、５
の任意同士を電気的に接続して積層し、続いて、１つの
リードフレーム１の引き出し部を除いて他のリードフレ
ーム１及び各半導体チップ７を一体に樹脂封止するよう
にしたので、機械的強度に優れた積層用リードフレーム
を実現可能にするとともに、信頼性の高いＬＳＩを製造
することが可能となる。
【００４５】（実施形態４）図１１は本発明の実施形態
４による半導体集積回路装置（ＬＳＩ）を示す断面図
で、実施形態２と同様に実施形態１で得られたリードフ
レーム１を３個用いてＬＳＩを組み立てるのは同じであ
るが、各半導体チップ７がすべてフェースアップで固定
されている点が異なっている。以下、図１２乃至図１４
の主要工程を参照して本実施形態４によるＬＳＩの製造
方法を説明する。
４による半導体集積回路装置（ＬＳＩ）を示す断面図
で、実施形態２と同様に実施形態１で得られたリードフ
レーム１を３個用いてＬＳＩを組み立てるのは同じであ
るが、各半導体チップ７がすべてフェースアップで固定
されている点が異なっている。以下、図１２乃至図１４
の主要工程を参照して本実施形態４によるＬＳＩの製造
方法を説明する。
【００４６】図１２に示すように、図６と同様に半導体
メモリチップからなる半導体チップ７をフェースアップ
で固定したリードフレーム１を第１段目のリードフレー
ム１として用いるとともに、図６のリードフレーム１を
反転させた配置で半導体チップ７をフェースアップで固
定したリードフレーム１を第２段目のリードフレーム１
として用いて、対向する屈曲部４同士を導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
メモリチップからなる半導体チップ７をフェースアップ
で固定したリードフレーム１を第１段目のリードフレー
ム１として用いるとともに、図６のリードフレーム１を
反転させた配置で半導体チップ７をフェースアップで固
定したリードフレーム１を第２段目のリードフレーム１
として用いて、対向する屈曲部４同士を導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
【００４７】次に、図１３に示すように、図６と同様
に、半導体メモリチップからなる半導体チップ７をフェ
ースアップで固定したリードフレーム１を第３段目のリ
ードフレーム１として用いて、第２段目のリードフレー
ム１に対して、対向する屈曲部５同士を導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
に、半導体メモリチップからなる半導体チップ７をフェ
ースアップで固定したリードフレーム１を第３段目のリ
ードフレーム１として用いて、第２段目のリードフレー
ム１に対して、対向する屈曲部５同士を導電性接着剤６
を介して電気的に接続するとともに、機械的に一体化す
る。
【００４８】続いて、図１４に示すように、図１０と同
様に、積層された第１、第２及び第３のリードフレーム
１のうち、第１及び第２段目のリードフレーム１の周囲
部を屈曲部５の外側で切断するとともに、第３段目のリ
ードフレーム１だけは切断せずに周囲に引き出したまま
にしておく。以上のようにして得られたリードフレーム
群をトランスファモールドすることにより、図１１に示
したようなＬＳＩが製造される。
様に、積層された第１、第２及び第３のリードフレーム
１のうち、第１及び第２段目のリードフレーム１の周囲
部を屈曲部５の外側で切断するとともに、第３段目のリ
ードフレーム１だけは切断せずに周囲に引き出したまま
にしておく。以上のようにして得られたリードフレーム
群をトランスファモールドすることにより、図１１に示
したようなＬＳＩが製造される。
【００４９】以上のような実施形態４によっても、一部
の半導体チップ７のリードフレーム１の平坦部２に対す
る固定面が異なるだけで、他の構成は実施形態２と同様
なので、実施形態２と同様な効果を得ることができる。
の半導体チップ７のリードフレーム１の平坦部２に対す
る固定面が異なるだけで、他の構成は実施形態２と同様
なので、実施形態２と同様な効果を得ることができる。
【００５０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５１】例えば、前記実施形態ではリードフレーム
を３段に積層する例で説明したが、これに限らず４段以
上に積層することも可能である。
を３段に積層する例で説明したが、これに限らず４段以
上に積層することも可能である。
【００５２】また、各段のリードフレームには１個の半
導体チップを固定する例で説明したが、複数の半導体チ
ップを固定することも可能である。
導体チップを固定する例で説明したが、複数の半導体チ
ップを固定することも可能である。
【００５３】さらに、外部電極として用いないリードフ
レームの不要な周囲部の切断は、全てのリードフレーム
を樹脂封止した後に行うようにしてもよい。
レームの不要な周囲部の切断は、全てのリードフレーム
を樹脂封止した後に行うようにしてもよい。
【００５４】さらにまた、複数のリードフレームの積層
は、各リードフレームごとに半導体チップを固定して樹
脂封止した後に、行うようにしてもよい。
は、各リードフレームごとに半導体チップを固定して樹
脂封止した後に、行うようにしてもよい。
【００５５】また、前記実施形態では半導体チップをリ
ードフレームにワイヤボンディングによって接続した例
で説明したが、これに限らず金や半田などのバンプを形
成した半導体チップを直接リードフレームに接続するよ
うにしてもよい。
ードフレームにワイヤボンディングによって接続した例
で説明したが、これに限らず金や半田などのバンプを形
成した半導体チップを直接リードフレームに接続するよ
うにしてもよい。
【００５６】さらに、前記実施形態では半導体チップと
して、半導体メモリチップを用いる例で説明したが、こ
れに限ることはない。
して、半導体メモリチップを用いる例で説明したが、こ
れに限ることはない。
【００５７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくとも配線
基板上の限られた領域に多数の回路素子を配置すること
を条件とするものには適用できる。
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくとも配線
基板上の限られた領域に多数の回路素子を配置すること
を条件とするものには適用できる。
【００５８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５９】半導体チップを固定する平坦部を有しこの
平坦部の上方向及び下方向に向かって延長する屈曲部が
設けられた積層用リードフレームが複数用いられて、前
記屈曲部の任意同士が電気的に接続され、前記平坦部に
は各々半導体チップが固定されるとともに各半導体チッ
プの電極と各リードフレームとの間で電気的接続が行わ
れ、１つのリードフレームのみが外部電極として用いら
れるので、機械的強度に優れた積層用リードフレームを
実現可能にするとともに、信頼性の高いＬＳＩを製造す
ることが可能となる。
平坦部の上方向及び下方向に向かって延長する屈曲部が
設けられた積層用リードフレームが複数用いられて、前
記屈曲部の任意同士が電気的に接続され、前記平坦部に
は各々半導体チップが固定されるとともに各半導体チッ
プの電極と各リードフレームとの間で電気的接続が行わ
れ、１つのリードフレームのみが外部電極として用いら
れるので、機械的強度に優れた積層用リードフレームを
実現可能にするとともに、信頼性の高いＬＳＩを製造す
ることが可能となる。
【図１】本発明の実施形態１による積層用リードフレー
ムを示す断面図である。
ムを示す断面図である。
【図２】本発明の実施形態１による積層用リードフレー
ムを２段に積層した構造を示す断面図である。
ムを２段に積層した構造を示す断面図である。
【図３】本発明の実施形態２による半導体集積回路装置
を示す断面図である。
を示す断面図である。
【図４】本発明の実施形態３による半導体集積回路装置
の製造方法の一工程を示す断面図である。
の製造方法の一工程を示す断面図である。
【図５】本発明の実施形態３による半導体集積回路装置
の製造方法の他の工程を示す断面図である。
の製造方法の他の工程を示す断面図である。
【図６】本発明の実施形態３による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。
の製造方法のその他の工程を示す断面図である。
【図７】本発明の実施形態３による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。
の製造方法のその他の工程を示す断面図である。
【図８】本発明の実施形態３による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。
の製造方法のその他の工程を示す断面図である。
【図９】本発明の実施形態３による半導体集積回路装置
の製造方法のその他の工程を示す断面図である。
の製造方法のその他の工程を示す断面図である。
【図１０】本発明の実施形態３による半導体集積回路装
置の製造方法のその他の工程を示す断面図である。
置の製造方法のその他の工程を示す断面図である。
【図１１】本発明の実施形態４による半導体集積回路装
置を示す断面図である。
置を示す断面図である。
【図１２】図１１の半導体集積回路装置の製造方法の主
な工程を示す断面図である。
な工程を示す断面図である。
【図１３】図１１の半導体集積回路装置の製造方法の主
な工程を示す断面図である。
な工程を示す断面図である。
【図１４】図１１の半導体集積回路装置の製造方法の主
な工程を示す断面図である。
な工程を示す断面図である。
【図１５】本発明の半導体集積回路装置を半導体メモリ
チップに適用した場合の効果を説明するもので、（ａ）
乃至（ｃ）は概略図である。
チップに適用した場合の効果を説明するもので、（ａ）
乃至（ｃ）は概略図である。
１…積層用リードフレーム、２…平坦部、３…開口部、
４、５…屈曲部、６…導電性接着剤、７…半導体チッ
プ、８…絶縁性接着剤、９…ボンディングワイヤ、１０
…パッケージ、１１ａ、１１ｂ、１１ｃ…リードフレー
ムの選択信号用リード、１２…半導体チップの選択信号
用電極。
４、５…屈曲部、６…導電性接着剤、７…半導体チッ
プ、８…絶縁性接着剤、９…ボンディングワイヤ、１０
…パッケージ、１１ａ、１１ｂ、１１ｃ…リードフレー
ムの選択信号用リード、１２…半導体チップの選択信号
用電極。
Claims (8)
- 【請求項１】 半導体チップを固定するとともに半導体
チップの電極と電気的接続を行う積層用リードフレーム
であって、前記半導体チップを固定する平坦部を有しこ
の平坦部を中心にして平坦部の上方向及び下方向に向か
って延長する屈曲部が左右位置に設けられて、前記屈曲
部が他の積層用リードフレームの屈曲部と電気的に接続
可能になっていることを特徴とする積層用リードフレー
ム。 - 【請求項２】 前記平坦部に対して、前記半導体チップ
の電極との間でワイヤボンディングが可能になっている
ことを特徴とする請求項１に記載の積層用リードフレー
ム。 - 【請求項３】 前記上方向及び下方向に向かって延長す
る屈曲部は、平坦部を中心にして上下対称の形状を有す
ることを特徴とする請求項１または２に記載の積層用リ
ードフレーム。 - 【請求項４】 半導体チップを固定する平坦部を有しこ
の平坦部を中心にして平坦部の上方向及び下方向に向か
って延長する屈曲部が左右位置に設けられた積層用リー
ドフレームが複数用いられて、前記屈曲部の任意同士が
電気的に接続され、前記平坦部には各々半導体チップが
固定されるとともに各半導体チップの電極と各リードフ
レームとの間で電気的接続が行われ、１つの積層用リー
ドフレームのみが外部電極として用いられることを特徴
とする半導体集積回路装置。 - 【請求項５】 前記１つの積層用リードフレームを除い
た他の積層用リードフレーム及び各半導体チップが一体
に樹脂封止されることを特徴とする請求項４に記載の半
導体集積回路装置。 - 【請求項６】 前記半導体チップは、半導体メモリチッ
プから構成されることを特徴とする請求項４または５に
記載の半導体集積回路装置。 - 【請求項７】 前記半導体メモリチップを固定する各リ
ードフレームは、各々選択信号用リードを備えることを
特徴とする請求項６に記載の半導体集積回路装置。 - 【請求項８】 半導体チップを固定する平坦部を有しこ
の平坦部を中心にして平坦部の上方向及び下方向に向か
って延長する屈曲部が左右位置に設けられた積層用リー
ドフレームを複数用意して、各リードフレームの前記平
坦部に各々半導体チップを固定するとともに各半導体チ
ップの電極と各平坦部のインナーリードとの間を電気的
に接続する工程と、前記屈曲部の任意同士を電気的に接
続して積層する工程と、１つの積層用リードフレームの
引き出し部を除いて他の積層用リードフレーム及び各半
導体チップを一体に樹脂封止する工程とを含むことを特
徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340105A JPH09181248A (ja) | 1995-12-27 | 1995-12-27 | 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340105A JPH09181248A (ja) | 1995-12-27 | 1995-12-27 | 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181248A true JPH09181248A (ja) | 1997-07-11 |
Family
ID=18333772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7340105A Pending JPH09181248A (ja) | 1995-12-27 | 1995-12-27 | 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329372A (ja) * | 2006-06-09 | 2007-12-20 | Sony Corp | 半導体パッケージ及びその製造方法 |
| KR100922099B1 (ko) * | 2008-02-25 | 2009-10-16 | 파워테크 테크놀로지 인코포레이티드 | 다운셋 배플 패들을 가지는 리드 프레임 및 반도체 패키지 |
-
1995
- 1995-12-27 JP JP7340105A patent/JPH09181248A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329372A (ja) * | 2006-06-09 | 2007-12-20 | Sony Corp | 半導体パッケージ及びその製造方法 |
| KR100922099B1 (ko) * | 2008-02-25 | 2009-10-16 | 파워테크 테크놀로지 인코포레이티드 | 다운셋 배플 패들을 가지는 리드 프레임 및 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
| US5637828A (en) | High density semiconductor package | |
| US6080264A (en) | Combination of semiconductor interconnect | |
| US5530292A (en) | Semiconductor device having a plurality of chips | |
| EP0473796A1 (en) | Semiconductor device having a plurality of chips | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP2004172157A (ja) | 半導体パッケージおよびパッケージスタック半導体装置 | |
| JP2002208656A (ja) | 半導体装置 | |
| JP2006344917A (ja) | 半導体装置、積層型半導体装置、および半導体装置の製造方法 | |
| JP2002016182A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| US5296737A (en) | Semiconductor device with a plurality of face to face chips | |
| KR100652106B1 (ko) | 회로 장치 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JPH09181248A (ja) | 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JPH01272144A (ja) | 半導体装置とその組立方法 | |
| JP2001118954A (ja) | 半導体装置 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH1012811A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2001291821A (ja) | 半導体装置およびその製造方法 | |
| JP4466341B2 (ja) | 半導体装置及びその製造方法、並びにリードフレーム | |
| JPH05218295A (ja) | 半導体装置 | |
| JP2974315B1 (ja) | 積層型半導体装置 |