JP2007329372A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2007329372A
JP2007329372A JP2006160546A JP2006160546A JP2007329372A JP 2007329372 A JP2007329372 A JP 2007329372A JP 2006160546 A JP2006160546 A JP 2006160546A JP 2006160546 A JP2006160546 A JP 2006160546A JP 2007329372 A JP2007329372 A JP 2007329372A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor package
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006160546A
Other languages
English (en)
Other versions
JP4923760B2 (ja
Inventor
Hiroaki Hosokawa
広陽 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006160546A priority Critical patent/JP4923760B2/ja
Publication of JP2007329372A publication Critical patent/JP2007329372A/ja
Application granted granted Critical
Publication of JP4923760B2 publication Critical patent/JP4923760B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッケージの小型化が図れ、リード部の接合も容易に行うことができる半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明に係る半導体パッケージ１の製造方法は、第１のリードフレーム１２ＬＡに第１の半導体チップ１１Ａをボンディングワイヤ１３Ａを介して接続する工程と、第１のリードフレーム１２ＬＡの上に、第２のリードフレーム１２ＬＢをボンディングワイヤ１３Ａを介した金属接合により一体化する工程と、第２のリードフレーム１２ＬＢに第２の半導体チップ１１Ｂをボンディングワイヤ１３Ｂを介して接続する工程と、半導体チップ１１Ａ，１１Ｂを封止樹脂１５で封止する工程と、第１，第２のリードフレーム１２ＬＡ，１２ＬＢを個片化する工程とを有する。これにより、パッケージの小型化と、リード部１２Ａ，１２Ｂ間の接合作業性及び接合信頼性を高めることができる。
【選択図】図４

Description

本発明は、第１，第２のリード部が高さ方向に接合された構造の半導体パッケージ及びその製造方法に関する。
近年、電子機器の発展により、小型・高密度で低コストな製品の要求が強くなってきている。特に、携帯電話を始めとするモバイル製品においては、リードフレームを用いて作製される半導体パッケージの大幅な小型化・高密度化が求められている。そこで、部品の小型化・高密度化を図るために、リードフレームに接続された半導体チップなどの回路素子を複数積層した３次元構造の半導体パッケージが知られている（下記特許文献１参照）。
図１７Ａ，Ｂは下記特許文献１に記載の従来の半導体パッケージの概略構成を示す平面図及び側断面図である。なお、図示による説明を容易にするため、図１７Ａにおいては封止樹脂層１１５Ｂの内部を実線で示している。図１７Ａ，Ｂに示す半導体パッケージ１０１は、第１の半導体パッケージ層１１０Ａ及び第２の半導体パッケージ層１１０Ｂの積層構造で構成されている。
第１の半導体パッケージ層１１０Ａは、第１の半導体チップ１１１Ａと、この第１の半導体チップ１１１Ａの周囲に配列された複数の第１の下側リード部１１２Ａと、第１の半導体チップ１１１Ａと第１の下側リード部１１２Ａとの間を電気的に接続する第１のボンディングワイヤ１１３Ａと、第１の下側リード部１１２Ａの上に接合された複数の第１の上側リード部１１４Ａと、第１の半導体チップ１１１Ａを封止する第１の封止樹脂層１１５Ａとを有している。第１の下側リード部１１２Ａと第１の上側リード部１１４Ａとは互いに対応して配列されており、各々の外表面には外装めっき１１６Ａが形成されている。
また、第２の半導体パッケージ層１１０Ｂは、第２の半導体チップ１１１Ｂと、この第１の半導体チップ１１１Ｂの周囲に配列された複数の第２の下側リード部１１２Ｂと、第２の半導体チップ１１１Ｂと第２の下側リード部１１２Ｂとの間を電気的に接続する第２のボンディングワイヤ１１３Ｂと、第２の下側リード部１１２Ｂの上に接合された複数の第２の上側リード部１１４Ｂと、第２の半導体チップ１１１Ｂを封止する第２の封止樹脂層１１５Ｂとを有している。第２の下側リード部１１２Ｂと第２の上側リード部１１４Ｂとは互いに対応して配列されており、各々の外表面には外装めっき１１６Ｂが形成されている。
半導体パッケージ１０１は、第１の半導体パッケージ層１１０Ａの第１の上側リード部１１４Ａと、第２の半導体パッケージ層１１０Ｂの第２の下側リード部１１２Ｂとをはんだや導電性ペースト等を介して互いに接合することによって一体化されている。
一方、図１８Ａ，Ｂは下記特許文献１に記載の従来の他の半導体パッケージの概略構成を示す平面図及び側断面図である。なお、図示による説明を容易にするため、図１８Ａにおいても封止樹脂層１２５の内部を実線で示している。
図１８Ａ，Ｂに示す半導体パッケージ１０２は、第１の半導体チップ１２１Ａと、この第１の半導体チップ１２１Ａの周囲に配列された複数の第１のリード部１２２Ａと、第１の半導体チップ１２１Ａと第１のリード部１２２Ａとの間を電気的に接続する第１のボンディングワイヤ１２３Ａとを有している。また、この半導体パッケージ１０２は、第１の半導体チップ１２１Ａの上に接着層１２７を介して接合された第２の半導体チップ１２１Ｂと、第１のリード部１２２Ａの上に接合され第２の半導体チップ１２１Ｂの周囲に配列された複数の第２のリード部１２２Ｂと、第２の半導体チップ１２１Ｂと第２のリード部１２２Ｂとの間を電気的に接続する第２のボンディングワイヤ１２３Ｂとを有している。更に、この半導体パッケージ１０２は、第２のリード部１２２Ｂの上に接合された複数の第３のリード部１２２Ｃと、第１，第２の半導体チップ１２１Ａ，１２１Ｂを封止する封止樹脂層１２５とを有している。第１〜第３のリード部１２２Ａ〜１２２Ｃは互いに対応して配列されており、各々の外表面には外装めっき１２６が形成されている。
上述した従来の半導体パッケージ１０１，１０２は、複数枚のリードフレームをはんだ付けや溶接、接着剤などにより貼り合わせることで作製することができ、これにより、素子の実装密度の向上と薄型化を図るようにしている。
特開２００２−７６１７５号公報
しかしながら、図１７Ａ，Ｂに示した従来の半導体パッケージ１０１においては、下側リード部１１２Ａ（１１２Ｂ）に、下側リード部１１２Ａ（１１２Ｂ）にはボンディングワイヤ１１３Ａ（１１３Ｂ）との接合領域と上側リード部１１４Ａ（１１４Ｂ）との接合領域とを同時に確保する必要があるため、これが原因でパッケージの小型化が阻害され、チップサイズの大きな半導体チップ１１１Ａ，１１１Ｂを搭載することができないという問題がある。
また、図１８Ａ，Ｂに示した従来の半導体パッケージ１０２においても同様に、第１，第２のリード部１２２Ａ，１２２Ｂ上には、ボンディングワイヤ１２３Ａ，１２３Ｂとの接合領域と、第２，第３リード部１２２Ｂ，１２２Ｃとの接合領域とがそれぞれ必要となるため、下段のリード部ほどリード端子長が大きくなり、パッケージの小型化が図れなくなる。また、搭載する半導体チップ１２１Ａ，１２１Ｂは、最下段のリード部１２２Ａの内側に搭載されるため、大きなチップは搭載できなくなる。更に、チップスタックする上段の半導体チップは、周囲のリード部とワイヤーボンディングする関係上、下段チップよりも小さくなるため、更に搭載できるチップサイズが小さくなってしまう。
更に、最近の小型パッケージは、外部接続端子ピッチが０．４ｍｍ程度のものがあり、これらパッケージの端子幅は０．１５〜０．２ｍｍ程度しかない。貼り合わせリードフレームは、はんだ付けや溶接、カシメ、接着剤などにより接続する例が多いが、このような端子幅でリードフレーム同士を接続するのは容易ではない。例えば、導電性接着剤を塗布しようにも、このような狭い端子幅には技術的に塗布すること自体難しい。更に、リード部間の接合強度にも限界がある。
本発明は上述の問題に鑑みてなされ、パッケージの小型化が図れ、リード部の接合も容易に行うことができる半導体パッケージ及びその製造方法を提供することを課題とする。
以上の課題を解決するに当たり、本発明の半導体パッケージは、半導体チップと、この半導体チップの周囲に配列された複数の第１のリード部と、半導体チップと第１のリード部との間を電気的に接続するボンディングワイヤと、第１のリード部の上に接合された複数の第２のリード部と、半導体チップを封止する封止樹脂層とを備え、第２のリード部は、第１のリード部に対して、ボンディングワイヤを介した金属接合により一体化されている。
一方、本発明の半導体パッケージの製造方法は、第１のリードフレームに半導体チップをボンディングワイヤを介して接続する工程と、第１のリードフレームの上に、第２のリードフレームをボンディングワイヤを介した金属接合により一体化する工程と、半導体チップを封止樹脂で封止する工程と、第１，第２のリードフレームを個片化する工程とを有する。
本発明においては、リード部のボンディングワイヤ接続部とリード部の貼り合わせ部とを兼用することができるので、リード部の端子長を短くすることができ、パッケージの小型化を図ることができる。また、大きなチップサイズの半導体チップも搭載できるようになる。また、ボンディングワイヤを接合材として第１，第２のリード部間を接合するようにしているので、接合信頼性が高く、狭ピッチのリードフレーム同士でも容易に接合することができる。
ボンディングワイヤとしては、金属ワイヤ、特に、金（Ａｕ）ワイヤが好適である。この場合、リード部の表面には、ボンディングワイヤとの密着性を高めるため、ＡｇめっきやＮｉ／Ｐｄめっきなどを形成しておくのが好ましい。
第２のリード部には、半導体チップの上部に積層される回路素子を接続することができる。回路素子としては、半導体チップのほか、コンデンサや抵抗器、インダクタなどの機能部品、あるいは、これらの機能部品を集積化したチップ部品などが挙げられる。
本発明によれば、パッケージの小型化を図ることができるとともに、狭ピッチのリードフレーム同士でも容易に接合することができ、接合信頼性も高めることができる。
以下、本発明の各実施形態について図面を参照して説明する。なお、本発明は以下の各実施形態に限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
（第１の実施形態）
図１〜図３は本発明の第１の実施形態による半導体パッケージ１の概略構成を示している。ここで、図１は半導体パッケージ１の平面図、図２は図１における［２］−［２］線方向断面図、図３は図１における［３］−［３］線方向断面図である。なお、図示による説明を容易にするため、図１においては封止樹脂層１５の内部を実線で示している。
本実施形態の半導体パッケージ１は、第１の半導体パッケージ層１０Ａと第２の半導体パッケージ層１０Ｂとの積層構造で構成されている。第１の半導体パッケージ層１０Ａは、第１の半導体チップ１１Ａと、この第１の半導体チップ１１Ａの周囲に配列された複数の第１のリード部１２Ａと、第１の半導体チップ１１Ａと第１のリード部１２Ａとの間を電気的に接続する第１のボンディングワイヤ１３Ａとを有している。第２の半導体パッケージ層１０Ｂは、第２の半導体チップ１１Ｂと、この第２の半導体チップ１１Ｂの周囲に配列された複数の第２のリード部１２Ｂと、第２の半導体チップ１１Ｂと第２のリード部１２Ｂとの間を電気的に接続する第２のボンディングワイヤ１３Ｂとを有している。
第１の半導体チップ１１Ａ及び第２の半導体チップ１１Ｂはそれぞれ、第１のダイパッド部１４Ａ及び第２のダイパッド部１４Ｂの上に接着材料層１７を介して接合されている。また、第１の半導体チップ１１Ａと第２のダイパッド部１４Ｂとの間が接着材料層１７を介して接合されている。接着材料層１７は電気絶縁性の接着剤で構成されている。そして、第１，第２の半導体チップ１１Ａ，１１Ｂは、封止樹脂層１５で封止されている。
第１，第２のリード部１２Ａ，１２Ｂは、後述するように、リードフレームを個片化することで形成され、例えば、板厚２００μｍ程度のＣｕアロイ（Ｃｕ合金）、４２アロイ（Ｆｅ−４２Ｎｉ合金）などの導電性材料で構成されている。第１，第２のダイパッド部１４Ａ，１４Ｂは、リードフレーム状態で第１，第２のリード部１２Ａ，１２Ｂと一体化されており、これらダイパッド部１４Ａ，１４Ｂ及びリード部１２Ａ，１２Ｂの外周部分１２ａがハーフエッチングなどによって、ボンディングワイヤ１３Ａ，１３Ｂの接合領域よりも低く形成されている。
第１，第２のボンディングワイヤ１３Ａ，１３Ｂには、金ワイヤが用いられている。第１のボンディングワイヤ１３Ａは、一端が第１の半導体チップ１１Ａの電極パッド上に接合され、他端が第１のリード部１２Ａと第２のリード部１２Ｂとの間に接合されている。この第１のボンディングワイヤ１３Ａの他端は、第１のリード部１２Ａ及び第２のリード部１２Ｂとの電気的接続と、第１のリード部１２Ａ及び第２のリード部１２Ｂ間を接合する接合材として機能する。
第２のボンディングワイヤ１３Ｂは、一端が第２の半導体チップ１１Ｂの電極パッド上に接合され、他端が第２のリード部１２Ｂの上面に接合されている。
リード部１２Ａ，１２Ｂのボンディングワイヤ１３Ａ，１３Ｂとの接合領域には、ボンディングワイヤ１３Ａ，１３Ｂとの接合信頼性を高めるため、図２Ｂに示すように内装めっき１８が形成されている。内装めっき１８としては、Ａｇめっき、Ｎｉ／Ｐｄめっき、Ｎｉ／Ｐｄ／Ａｕめっきなどが好適である。
封止樹脂層１５は、一般的な絶縁性の半導体モールド材料を使用でき、具体的には、例えばエポキシ系の樹脂材料が挙げられる。半導体パッケージ１は、封止樹脂層１５が形成されることで、下層側に位置する第１のリード部１２Ａの下面が端子部として外部に露出する、いわゆるノンリード型の半導体パッケージ部品を構成する。当該端子部には、例えば、はんだめっきなどの外装めっき１６が施されている。
以上のように構成される本実施形態の半導体パッケージ１においては、第２のリード部１２Ｂは、その第２のボンディングワイヤ１３Ｂの非接続面が、第１のリード部１２Ａに対して第１のボンディングワイヤ１３Ａを介しての金属接合により一体化されている。これにより、第１のリード部１２Ａのボンディングワイヤ接続部と、第２のリード部１３Ｂとの貼り合わせ部とを兼用することができるので、リード部１２Ａの端子長を短くすることができ、パッケージの小型化を図ることができる。また、半導体チップ１１Ａ，１１Ｂとしてチップサイズの大きなものも搭載できるようになる。また、ボンディングワイヤ１３Ａを接合材として第１，第２のリード部１２Ａ，１２Ｂ間を接合するようにしているので、接合信頼性が高く、狭ピッチのリードフレーム同士でも容易に接合することができる。
次に、本実施形態の半導体パッケージ１の製造方法について図４及び図５を参照して説明する。図４は、半導体パッケージ１の製造方法を説明する工程断面図、図５は半導体パッケージ１の製造に用いられるリードフレームの構成の一例を示す平面図である。
まず、第１のリード部１２Ａ及び第１のダイパッド部１４Ａが形成された第１のリードフレーム１２ＬＡを準備し、この第１のリードフレーム１２ＬＡをリードフレームテープ１９の上に貼り付ける（図４Ａ）。
第１のリードフレーム１２ＬＡは、例えば図５に示すような形態で構成することができる。リードフレーム１２ＬＡは、ダイパッド部１４Ａ及びリード部１２Ａの所定領域に、あらかじめハーフエッチングが施されて高さが一段低く形成されている。更に、第１のリードフレーム１２ＬＡには、ボンディングワイヤ１３Ａの接合領域に内装めっき１８（図２Ｂ）が施されている。
次に、第１のリードフレーム１２ＬＡのダイパッド部１４Ａ上に、接着材料層１７（図２Ａ）を介して第１の半導体チップ１１を接合した後、この第１の半導体チップ１１Ａを周囲のリード部１２Ａに対して第１のボンディングワイヤ１３Ａを介して接続する（図４Ｂ）。
ダイパッド部１４Ａに対する半導体チップ１１Ａの搭載は、既存のチップマウンタを用いて行うことができる。また、ボンディングワイヤ１３Ａの接続もキャピラリ等の既存のボンディングツールを用いて行うことができる。以上のようにして第１の半導体パッケージ層１０Ａが作製される。
続いて、第２のリード部１２Ｂ及び第２のダイパッド部１４Ｂが形成された第２のリードフレーム１２ＬＢを準備する（図４Ｃ）。第２のリードフレーム１２ＬＡは、第１のリードフレーム１２ＬＡと同様に構成され、例えば図５に示すような形態で構成することができる。リードフレーム１２ＬＢは、ダイパッド部１４Ｂ及びリード部１２Ｂの所定領域に、あらかじめハーフエッチングが施されて高さが一段低く形成されている。更に、リードフレーム１２ＬＢには、ボンディングワイヤの接合領域に内装めっき１８（図２Ｂ）が施されている。
次に、図４Ｄに示すように、第２のリードフレーム１２ＬＢを第１のボンディングワイヤ１３Ａを介して第１のリードフレームＬＡに接合する。そして、第２のダイパッド部１４Ｂ上に、接着材料層１７（図２Ａ）を介して第２の半導体チップ１１Ｂを接合した後、この第２の半導体チップ１１Ｂを周囲のリード部１２Ｂに対して第２のボンディングワイヤ１３Ｂを介して接続する。
第１のリードフレーム１２ＬＡに対する第２のリードフレーム１２ＬＢの接合は、これら２枚のリードフレーム１２ＬＡ，１２ＬＢ間に挟まれる第１のボンディングワイヤ１３Ａの端部を押し潰すように第２のリードフレーム１２ＬＢを加熱圧着する。このとき、ボンディングワイヤ１３Ａと第１，第２リードフレーム１２ＬＡ，１２ＬＢとの間の金属接合により、第１，第２リードフレーム１２ＬＡ，１２ＬＢが一体化される。
なお、第２のリードフレーム１２ＬＢを接合する際、第１の半導体チップ１１Ａの上面に接着剤を塗布しておき、第２のリードフレーム１２ＬＢの接合時に第１の半導体チップ１１Ａを第２のダイパッド部１４Ｂの下面へ接着させる。また、半導体チップ１１Ｂのマウント及びボンディングワイヤ１３Ｂの接続は、上述の例と同様にして行われる。以上のようにして、第１の半導体パッケージ層１０Ａの上に第２の半導体パッケージ層１０Ｂが積層される。
次に、図４Ｅに示すように、第１，第２の半導体パッケージ層１０Ａ，１０Ｂを封止樹脂層１５で封止する。その後、リードフレームテープ１９を剥離除去する。これにより、パッケージ底面に第１リード部１２Ａの底面が同一平面上に露出され、外装めっき１６（図２Ｂ）が施される。
最後に、図４Ｆに示すように、互いに接合した第１，第２のリードフレーム１２ＬＡ，１２ＬＢをチップ単位で個片化する。個片化工程は、ダイシング加工で行うことができる。図５にダイシングラインを矢印で示す。特に本実施形態では、ダイシング加工されるリード部は、ハーフエッチングされた凹所１２ａの形成位置に対応しているので、金属層の加工量を低減して作業時間の短縮と作業効率の向上を図ることができる。また、各リード部の凹所１２ａ内に封止樹脂が侵入することでパッケージの補強機能を得ることができる。
以上のようにして図１〜図３に示した本実施形態の半導体パッケージ１が作製される。本実施形態によれば、第１のリードフレーム１２ＬＡに対する第２のリードフレーム１２ＬＢの接合の際、第１のボンディングワイヤ１３Ａを接合材として利用しているので、導電性ペーストやはんだ等の従来用いられていた接合材を用いることなくリードフレーム１２ＬＡ，１２ＬＢの接合を行うことができる。
また、接合材の塗布工程を省略できるので作業工数の低減と作業時間の短縮を図ることができる。更に、リード部１２Ａ，１２Ｂが狭ピッチで形成されている場合でも接合を適正かつ容易に行うことができるとともに、接合信頼性を確保することができる。そして、既存のプレス機を用いて低コストで、第１，第２のリードフレーム１２ＬＡ，１２ＬＢの貼り合わせを行うことができる。
（第２の実施形態）
図６及び図７は本発明の第２の実施形態による半導体パッケージ２の概略構成を示す平面図及び側断面図である。なお、図６の平面図については、図１と同様に封止樹脂層２５の内部を実線で示している。
本実施形態の半導体パッケージ２は、第１の半導体パッケージ層２０Ａと第２の半導体パッケージ層２０Ｂとの積層構造で構成されている。第１の半導体パッケージ層２０Ａは、第１の半導体チップ２１Ａと、この第１の半導体チップ２１Ａの周囲に配列された複数の第１のリード部２２Ａと、第１の半導体チップ２１Ａと第１のリード部２２Ａとの間を電気的に接続する第１のボンディングワイヤ２３Ａとを有している。第２の半導体パッケージ層２０Ｂは、第２の半導体チップ２１Ｂと、この第２の半導体チップ２１Ｂの周囲に配列された第２のリード部２２Ｂと、第２の半導体チップ２１Ｂと第２のリード部２２Ｂとの間を電気的に接続する第２のボンディングワイヤ２３Ｂとを有している。
本実施形態の半導体パッケージ２において、第２のリード部２２Ｂは、第２のボンディングワイヤ２３Ｂの接続面を第１のリード部２２Ａに対向させ、第１，第２のボンディングワイヤ２３Ａ，２３Ｂを介しての金属接合により、第１のリード部２２Ａと一体化されている。そして、封止樹脂層２５の形成によりパッケージ化され、第１，第２のリード部２２Ａ，２２Ｂの端子面が外部に露出する、いわゆるノンリード型の半導体パッケージ部品を構成している。
以上のように構成される本実施形態の半導体パッケージ２によれば、上述の第１の実施形態と同様な効果を得ることができる。特に本実施形態によれば、第１，第２の半導体チップ２１Ａ，２１Ｂの対向間隔内においてボンディングワイヤ２３Ａ，２３Ｂのループ部分を収容する構成であるので、第１，第２のリード部２２Ａ，２２Ｂの２層分の厚さにパッケージを薄厚化することができる。
図８は、以上のように構成される本実施形態の半導体パッケージ２の製造方法を説明する工程断面図である。
まず、図８Ａに示すように、第１のリード部２２Ａが形成された第１のリードフレーム２２ＬＡと、第２のリード部２２Ｂが形成された第２のリードフレーム２２ＬＢとをそれぞれ準備し、これらをリードフレームテープ１９の上に貼り付ける。続いて、図８Ｂに示すように、各リードフレーム２２ＬＡ，２２ＬＢの所定領域に第１，第２の半導体チップ２１Ａ，２１Ｂをそれぞれ配置し、これら半導体チップ２１Ａ，２１Ｂをリードフレームテープ１９上に貼り付けるとともに、ボンディングワイヤ２３Ａ，２３Ｂを接続して、第１，第２の半導体パッケージ層２０Ａ，２０Ｂを作製する。
次に、図８Ｃに示すように、第２の半導体パッケージ層２０Ｂを反転して、第２のリードフレーム２２ＬＢのボンディングワイヤ接合面を、第１のリードフレーム２２ＬＡのボンディングワイヤ接合面に対向配置させる。そして、図８Ｄに示すように、第１，第２のリードフレーム２２ＬＡ，２２ＬＢを貼り合わせ、ボンディングワイヤ２３Ａ，２３Ｂを介しての金属接合により両リードフレーム２２ＬＡ，２２ＬＢを一体化する。その後、封止樹脂層２５を形成するとともに、リードフレームテープ１９，１９をそれぞれ剥離除去する。
最後に、図８Ｅに示すように、接合した第１，第２のリードフレーム２２ＬＡ，２２ＬＢをチップ単位で個片化する。以上のようにして、図６及び図７に示した本実施形態の半導体パッケージ２が作製される。
（第３の実施形態）
図９〜図１１は、本発明の第３の実施形態による半導体パッケージ３の概略構成を示している。ここで、図９は半導体パッケージ３の平面図、図１０は図９における［１０］−［１０］線方向断面図、図１１は図９における［１１］−［１１］線方向断面図である。なお、図９の平面図については、図１と同様に、封止樹脂層３５の内部を実線で示している。
本実施形態の半導体パッケージ３は、半導体パッケージ層３０Ａと回路部品層３０Ｂの積層構造を有している。半導体パッケージ層３０Ａは、半導体チップ３１Ａと、この半導体チップ３１Ａの周囲に配列された複数の第１のリード部３２Ａと、半導体チップ３１Ａと第１のリード部３２Ａとの間を電気的に接続するボンディングワイヤ３３Ａと、半導体チップ３１Ａを封止する封止樹脂層３５とを有している。
回路部品層３０Ｂは、機能部品３１Ｂと、この機能部品３１Ｂが搭載される第２のリード部３２Ｂとを有している。機能部品３１Ｂは、半導体チップ以外の回路素子、例えば、チップコンデンサやチップ抵抗などの受動部品、ＬＴＣＣ(low temperature co-fired ceramics) ベースのフィルター部品、ＳＡＷ(surface acoustic wave) などのセラミック中空部品などが該当し、半導体パッケージ層３０Ａの上に単数又は複数（本例では１個）実装されている。機能部品３１の各端子部３４は、第２リード部３２Ｂ上にはんだ３５を介して接合されている。
第１のリード部３２Ａと第２のリード部３２Ｂとは、ボンディングワイヤ３３を介しての金属接合により一体化されている。従って、本実施形態の半導体パッケージ３は、半導体チップ３１Ａと機能部品３１Ｂとがリード部３２Ａ，３２Ｂを介して電気的に接続されており、半導体パッケージ３でひとつの回路モジュールが構成されている。
図１２及び図１３は、以上のように構成される本実施形態の半導体パッケージ３の製造方法を説明する工程断面図である。
まず、図１２Ａに示すように、第１のリード部３２Ａが形成された第１のリードフレーム３２ＬＡを準備し、この第１のリードフレーム３２ＬＡをリードフレームテープ１９の上に貼り付ける。続いて、図１２Ｂに示すように、リードフレーム３２ＬＡの所定領域に半導体チップ３１Ａを配置し、半導体チップ３１Ａをリードフレームテープ１９上に貼り付けるとともに、ボンディングワイヤ３３を接続して、半導体パッケージ層３０Ａを作製する。
次に、図１２Ｃに示すように、第２のリード部３２Ｂが形成された第２のリードフレーム３２ＬＢを準備し、これを第１のリードフレーム３２ＬＡに対向配置させる。そして、図１２Ｄに示すように、第１，第２のリードフレーム３２ＬＡ，３２ＬＢを貼り合わせ、ボンディングワイヤ３３を介しての金属接合により両リードフレーム３２ＬＡ，３２ＬＢを一体化する。その後、封止樹脂層３５を形成するとともに、リードフレームテープ１９を剥離除去する。
続いて、図１３Ａに示すように、第２のリードフレーム３２ＬＢの上にレジストマスクＭを形成し、この第２のリードフレーム３２ＬＢ上の所定領域にはんだペースト３６Ｐをスクリーン印刷法により塗布形成した後、図１３Ｂに示すように、形成したはんだペースト３６Ｐ上に機能部品３１Ｂを搭載する。そして、図１３Ｃに示すように、図示するリードフレーム構成体をリフロー炉（図示略）へ装填し、機能部品３１Ｂを第２のリードフレーム３２ＬＢ上にはんだ付けする。
最後に、図１３Ｄに示すように、第１，第２のリードフレーム３２ＬＡ，３２ＬＢをチップ単位で個片化する。以上のようにして、図９〜図１１に示した本実施形態の半導体パッケージ３が作製される。
（第４の実施形態）
図１４及び図１５は、本発明の第４の実施形態による半導体パッケージ４の概略構成を示している。ここで、図１４は半導体パッケージ４の平面図、図１５は図１４における［１５］−［１５］線方向断面図である。なお、図１４の平面図については、図１と同様に封止樹脂層４５の内部を実線で示している。
本実施形態の半導体パッケージ４は、半導体パッケージ層４０Ａとインダクタ層４０Ｂの積層構造を有している。半導体パッケージ層４０Ａは、半導体チップ４１Ａと、この半導体チップ４１Ａの周囲に配列された複数の第１のリード部４２Ａと、半導体チップ４１Ａと第１のリード部４２Ａとの間を電気的に接続するボンディングワイヤ４３Ａと、半導体チップ４１Ａを封止する封止樹脂層４５とを有している。
インダクタ層４０Ｂは、本実施形態では、ミアンダ形状の第１インダクタ４１Ｂ１と、スパイラル形状の第２インダクタ４１Ｂ２とを有している。これらのインダクタ４１Ｂ１，４１Ｂ２は第２のリード部４２Ｂ間に形成されており、特に、第２インダクタ４１Ｂ１の先端部は第２のボンディングワイヤ４３Ｂを介して対応する第２のリード部４２Ｂに電気的に接続されている。
第１のリード部４２Ａと第２のリード部４２Ｂとは、第１，第２のボンディングワイヤ４３Ａ，４３Ｂを介しての金属接合により一体化されている。従って、本実施形態の半導体パッケージ４は、半導体チップ４１Ａとインダクタ４１Ｂ１，４１Ｂ２とがリード部３２Ａ，３２Ｂを介して電気的に接続されており、半導体パッケージ４でひとつの回路モジュールが構成されている。
図１６は、以上のように構成される本実施形態の半導体パッケージ４の製造方法を説明する工程断面図である。
まず、図１６Ａに示すように、第１のリード部４２Ａが形成された第１のリードフレーム４２ＬＡと、第２のリード部４２Ｂが形成された第２のリードフレーム４２ＬＢとをそれぞれ準備する。第１のリードフレーム４２ＬＡは、リードフレームテープ１９の上に貼り付ける。
続いて、図１６Ｂに示すように、第１のリードフレーム４２ＬＡの所定領域に半導体チップ４１Ａを配置し、この半導体チップ４１Ａをリードフレームテープ１９上に貼り付ける。そして、各リードフレーム４２ＬＡ，４２ＬＢについて、ボンディングワイヤ４３Ａ，４３Ｂをそれぞれ接続することで、第１の半導体パッケージ層４０Ａ及びインダクタ層４０Ｂを作製する。
次に、図１６Ｃに示すように、インダクタ層４０Ｂを反転して、第２のリードフレーム４２ＬＢのボンディングワイヤ接合面を、第１のリードフレーム４２ＬＡのボンディングワイヤ接合面に対向配置させる。そして、図１６Ｄに示すように、第１，第２のリードフレーム４２ＬＡ，４２ＬＢを貼り合わせ、ボンディングワイヤ４３Ａ，４３Ｂを介しての金属接合により両リードフレーム４２ＬＡ，４２ＬＢを一体化する。その後、封止樹脂層４５を形成するとともに、リードフレームテープ１９を剥離除去する。
最後に、図１６Ｅに示すように、接合した第１，第２のリードフレーム４２ＬＡ，４２ＬＢをチップ単位で個片化する。以上のようにして、図１４及び図１５に示した本実施形態の半導体パッケージ４が作製される。
本発明の第１の実施形態による半導体パッケージの概略構成を示す平面図である。 図１における［２］−［２］線方向断面図である。 図１における［３］−［３］線方向断面図である。 本発明の第１の実施形態による半導体パッケージの製造方法を説明する工程断面図である。 図４に示した製造工程に用いられるリードフレームの構成の一例を示す要部平面図である。 本発明の第２の実施形態による半導体パッケージの概略構成を示す平面図である。 図６における［７］−［７］線方向断面図である。 本発明の第２の実施形態による半導体パッケージの製造方法を説明する工程断面図である。 本発明の第３の実施形態による半導体パッケージの概略構成を示す平面図である。 図９における［１０］−［１０］線方向断面図である。 図９における［１１］−［１１］線方向断面図である。 本発明の第３の実施形態による半導体パッケージの製造方法を説明する工程断面図である。 本発明の第３の実施形態による半導体パッケージの製造方法を説明する工程断面図である。 本発明の第４の実施形態による半導体パッケージの概略構成を示す平面図である。 図１４における［１５］−［１５］線方向断面図である。 本発明の第４の実施形態による半導体パッケージの製造方法を説明する工程断面図である。 従来の半導体パッケージの概略構成を示す平面図及び側断面図である。 従来の他の半導体パッケージの概略構成を示す平面図及び側断面図である。
符号の説明
１，２，３，４…半導体パッケージ、１０Ａ，１０Ｂ，２０Ａ，２０Ｂ，３０Ａ，４０Ａ…半導体パッケージ層、１１Ａ，２１Ａ，３１Ａ，４１Ａ…（第１の）半導体チップ、１１Ｂ，２１Ｂ…第２の半導体チップ、１２Ａ，２２Ａ，３２Ａ，４２Ａ…第１のリード部、１２Ｂ，２２Ｂ，３２Ｂ，４２Ｂ…第２のリード部、１２ＬＡ，２２ＬＡ，３２ＬＡ，４２ＬＡ…第１のリードフレーム、１２ＬＢ，２２ＬＢ，３２ＬＢ，４２ＬＢ…第２のリードフレーム、１３Ａ，２３Ａ，３３，４３Ａ…（第１の）ボンディングワイヤ、１３Ｂ，２３Ｂ，４３Ｂ…第２のボンディングワイヤ、１５，２５，３５，４５…封止樹脂層、１９…リードフレームテープ、３０Ｂ…回路部品層、３１Ｂ…機能部品、４０Ｂ…インダクタ層、４１Ｂ１，４１Ｂ２…インダクタ

Claims (12)

  1. 半導体チップと、
    この半導体チップの周囲に配列された複数の第１のリード部と、
    前記半導体チップと前記第１のリード部との間を電気的に接続するボンディングワイヤと、
    前記第１のリード部の上に接合された複数の第２のリード部と、
    前記半導体チップを封止する封止樹脂層とを備え、
    前記第２のリード部は、前記第１のリード部に対して、前記ボンディングワイヤを介した金属接合により一体化されている
    ことを特徴とする半導体パッケージ。
  2. 前記第２のリード部には、前記半導体チップの上部に積層される回路素子が電気的に接続されている
    ことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記回路素子は、半導体チップである
    ことを特徴とする請求項２に記載の半導体パッケージ。
  4. 前記回路素子は、受動部品である
    ことを特徴とする請求項２に記載の半導体パッケージ。
  5. 第１の半導体チップと、
    前記第１の半導体チップの周囲に配列された複数の第１のリード部と、
    前記第１の半導体チップと前記第１のリード部との間を電気的に接続する第１のボンディングワイヤと、
    第２の半導体チップと、
    前記第１のリード部の上に接合され、前記第２の半導体チップの周囲に配列された複数の第２のリード部と、
    前記第２の半導体チップと前記第２のリード部との間を電気的に接続する第２のボンディングワイヤと、
    前記第１，第２の半導体チップを封止する封止樹脂層とを備え、
    前記第２のリード部は、前記第１のリード部に対して、前記第１のボンディングワイヤを介した金属接合により一体化されている
    ことを特徴とする半導体パッケージ。
  6. 前記第２のリード部は、前記第２のボンディングワイヤの非接続面が前記第１のリード部に接合されている
    ことを特徴とする請求項５に記載の半導体パッケージ。
  7. 前記第２のリード部は、前記第２のボンディングワイヤの接続面が前記第１のリード部に接合されている
    ことを特徴とする請求項５に記載の半導体パッケージ。
  8. 第１のリードフレームに半導体チップをボンディングワイヤを介して接続する工程と、
    前記第１のリードフレームの上に、第２のリードフレームを前記ボンディングワイヤを介した金属接合により一体化する工程と、
    前記半導体チップを封止樹脂で封止する工程と、
    前記第１，第２のリードフレームを個片化する工程とを有する
    ことを特徴とする半導体パッケージの製造方法。
  9. 前記半導体チップを封止する工程の前に、前記第２のリードフレームに回路素子を電気的に接続する工程を有し、
    前記半導体チップを封止する工程では、前記半導体チップとともに前記回路素子をも封止する
    ことを特徴とする請求項８に記載の半導体パッケージの製造方法。
  10. 前記半導体チップを封止する工程の後、前記第２のリードフレームに回路素子を電気的に接続する工程を有する
    ことを特徴とする請求項８に記載の半導体パッケージの製造方法。
  11. 第１のリードフレームに第１の半導体チップを第１のボンディングワイヤを介して接続する工程と、
    第２のリードフレームに第２の半導体チップを第２のボンディングワイヤを介して接続する工程と、
    前記第１のリードフレームの上に前記第２のリードフレームを前記第１のボンディングワイヤを介した金属接合により一体化する工程と、
    前記第１，第２の半導体チップを封止樹脂で封止する工程と、
    前記第１，第２のリードフレームを個片化する工程とを有する
    ことを特徴とする半導体パッケージの製造方法。
  12. 第１のリードフレームに第１の半導体チップを第１のボンディングワイヤを介して接続する工程と、
    第２のリードフレームに第２の半導体チップを第２のボンディングワイヤを介して接続する工程と、
    前記第１のリードフレームの上に前記第２のリードフレームを前記第１，第２のボンディングワイヤを介した金属接合により一体化する工程と、
    前記第１，第２の半導体チップを封止樹脂で封止する工程と、
    前記第１，第２のリードフレームを個片化する工程とを有する
    ことを特徴とする半導体パッケージの製造方法。


JP2006160546A 2006-06-09 2006-06-09 半導体パッケージ及びその製造方法 Expired - Fee Related JP4923760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006160546A JP4923760B2 (ja) 2006-06-09 2006-06-09 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006160546A JP4923760B2 (ja) 2006-06-09 2006-06-09 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007329372A true JP2007329372A (ja) 2007-12-20
JP4923760B2 JP4923760B2 (ja) 2012-04-25

Family

ID=38929631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006160546A Expired - Fee Related JP4923760B2 (ja) 2006-06-09 2006-06-09 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4923760B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012112728A (ja) * 2010-11-22 2012-06-14 Asahi Kasei Electronics Co Ltd 光センサ装置及びその製造方法
KR101862004B1 (ko) * 2016-02-24 2018-05-29 주식회사 에스에프에이반도체 임베디드 몰드형 코어리스 기판 제조방법
US11380659B2 (en) 2019-09-24 2022-07-05 Nichia Corporation Method of manufacturing light-emitting device and method of manufacturing light-emitting module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181248A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法
JP2003249604A (ja) * 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181248A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法
JP2003249604A (ja) * 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012112728A (ja) * 2010-11-22 2012-06-14 Asahi Kasei Electronics Co Ltd 光センサ装置及びその製造方法
KR101862004B1 (ko) * 2016-02-24 2018-05-29 주식회사 에스에프에이반도체 임베디드 몰드형 코어리스 기판 제조방법
US11380659B2 (en) 2019-09-24 2022-07-05 Nichia Corporation Method of manufacturing light-emitting device and method of manufacturing light-emitting module
US11784170B2 (en) 2019-09-24 2023-10-10 Nichia Corporation Light-emitting device and light-emitting module with frame and covering member

Also Published As

Publication number Publication date
JP4923760B2 (ja) 2012-04-25

Similar Documents

Publication Publication Date Title
KR100600683B1 (ko) 반도체 장치 및 그 제조 방법
US5014113A (en) Multiple layer lead frame
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP6244147B2 (ja) 半導体装置の製造方法
JP3789443B2 (ja) 樹脂封止型半導体装置
JP6125332B2 (ja) 半導体装置
JPH11312749A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2001196488A (ja) 電子部品装置及びその製造方法
JP2005085897A (ja) リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
WO2007148782A1 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2005294443A (ja) 半導体装置及びその製造方法
JP3360669B2 (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP2001332580A (ja) 半導体装置及びその製造方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
US20140042610A1 (en) Package structure and the method to fabricate thereof
JPS62232948A (ja) リ−ドフレ−ム
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3914094B2 (ja) 半導体装置
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP5825171B2 (ja) 電子装置およびその製造方法
JP2008010922A (ja) 圧電発振器

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees