JP2581203B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2581203B2
JP2581203B2 JP1012420A JP1242089A JP2581203B2 JP 2581203 B2 JP2581203 B2 JP 2581203B2 JP 1012420 A JP1012420 A JP 1012420A JP 1242089 A JP1242089 A JP 1242089A JP 2581203 B2 JP2581203 B2 JP 2581203B2
Authority
JP
Japan
Prior art keywords
input
output terminal
chip
bump
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1012420A
Other languages
English (en)
Other versions
JPH02192743A (ja
Inventor
満樹 吉田
進 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1012420A priority Critical patent/JP2581203B2/ja
Publication of JPH02192743A publication Critical patent/JPH02192743A/ja
Application granted granted Critical
Publication of JP2581203B2 publication Critical patent/JP2581203B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置に係り，特に半導体チップを内蔵する半導
体パッケージに関し， 端子数が非常に多くしかも小型の半導体パッケージの
提供を目的とし， キャビティの形成されたパッケージ基体であって，外
部端子に接続する基体上第１の入出力端子及び基体上第
２の入出力端子を有するパッケージ基体と，該キャビテ
ィに配置され，チップ上第１の入出力端子及びチップ上
第２の入出力端子を有する半導体チップと，該パッケー
ジ基体に該半導体チップを気密封止するキャップであっ
て，第１のバンプ，第２のバンプ及び該第１のバンプと
該第２のバンプを接続するキャップ配線を有するキャッ
プとを含み，該チップ上第１の入出力端子と該基体上第
１の入出力端子はワイヤ配線で接続され，該チップ上第
２の入出力端子は該第１のバンプに直接接続し，該第２
のバンプは該基体上第２の入出力端子に直接接続してい
る半導体装置により構成する。
〔産業上の利用分野〕
本発明は，半導体装置に係り，特に半導体チップを内
蔵する半導体パッケージに関する。
近年，集積回路は高密度化が進み，これに伴って電極
のサイズが小さくなると共にその数も非常に多くなって
きている。
かかるチップを収容する半導体パッケージも多ピン化
が進み，パッケージ内部の内部配線の幅及びその間隔が
狭くなってきている。しかし，現在のワイヤボンディン
グ技術による結線方法は限界となりつつある，高密度化
に対応できる新しい結線方法が要望されている。
このため，かかる要望に応える結線方法乃至半導体パ
ッケージを開発する必要がある。
〔従来の技術〕
ゲートアレー等はゲート数が増えるに従い，非常に多
くの入出力端子が必要になる。このため，チップが搭載
される半導体パッケージにおいても非常に多くの内部配
線が必要となり，結線本数が増えることになる。
第５図に従来の配線例を示す。第５図において,1はパ
ッケージ基体,3は半導体チップ,11は基体上第１の入出
力端子,31はチップ上第１の入出力端子,5はワイヤ配線
を表す。
基体上第１の入出力端子11とチップ上第１の入出力端
子31は，ワイヤ配線５で接続され，基体上第１の入出力
端子11は外部端子（図示せず）に接続している。
しかし，現在の半導体パッケージはワイヤボンディン
グに要するワイヤ配線５の長さに技術的な限界があり，
チップ上第１の入出力端子31から約3mm以内に基体上第
１の入出力端子11を設けなければならない。
また，基体上第１の入出力端子11の幅，端子同志の間
隔においても限界があり，現状のワイヤボンディング技
術では,256本程度の結線が限界である。
〔発明が解決しようとする課題〕
従って，現在以上に半導体パッケージの多ピン化を進
めようとすれば，新しい結線方法乃至新しい形態の半導
体パッケージを開発する必要がある。
本発明は，電極数の非常に多いチップを収容し，しか
も小型の多ピン半導体パッケージを提供することを目的
とする。
〔課題を解決するための手段〕
第１図は本発明の半導体パッケージの構造を説明する
ための図である。
第１図において,1はパッケージ基体,2はキャビティ,3
半導体チップ,11乃至12は基体上第１乃至第２の入出力
端子,13は封着材,31乃至32はチップ上第１乃至第２の入
出力端子,4はキャップ,41は第１のパンプ,42は第２のパ
ンプ,43はキャップ配線,44は封着材,5はワイヤ配線を表
し，基体上第１の入出力端子11及び基体上第２の入出力
端子12はパッケージ基体１内のスルーホール配線を経て
外部端子に接続している。
第１図及び図中の符号を参照しながら，上記課題を解
決するための手段について説明する。
上記課題は，キャビティ２の形成されたパッケージ基
体であって，外部端子に接続する基体上第１の入出力端
子11及び基体上第２の入出力端子12を有するパッケージ
基体１と，該キャビティ２に配置され，チップ上第１の
入出力端子31及びチップ上第２の入出力端子32を有する
半導体チップ３と，該パッケージ基体１に該半導体チッ
プ３を気密封止するキャップであって，第１のバンプ4
1,第２のバンプ42及び該第１のバンプ41と該第２のバン
プ42を接続するキャップ配線43を有するキャップ４とを
含み，該チップ上第１の入出力端子31と該基体上第１の
入出力端子11はワイヤ配線５で接続され，該チップ上第
２の入出力端子32は該第１のバンプ41に直接接続し，該
第２のバンプ42は該基体上第２の入出力端子12に直接接
続している半導体装置によって解決される。
〔作用〕
本発明では，半導体チップ３をパッケージ基体１に気
密封着するために使用しているキャップ４に，チップ上
第２の入出力端子32と直接接続する第１のバンプ41及び
基体上第２の入出力端子12と直接接続する第２のバンプ
42を設け，半導体チップ３とパッケージ基体１の結線だ
けでなく，半導体チップ３とキャップ４及びキャップ４
とパッケージ基体１との結線も行う。
これにより，結線本数を飛躍的に増やし，電極数の非
常に多いチップでも小型の半導体パッケージに搭載する
ことを可能にしている。
本発明の半導体パッケージの構造では，キャップの第
１のバンプ41とチップ上第２の入出力端子32,さらにキ
ャップの第のバンプ42と基体上第２の入出力端子12と
は，キャップ４の封着材44とパッケージ基体１の封着材
13を突き合わせて封着する時，同時に圧接して直接接続
できるので，特にワイヤ配線の必要はなく，したがって
ワイヤボンディングで必要となる配線間隔は不要とな
り，高密度化に対応できる。
〔実施例〕
第１図に示した構造の半導体パッケージの実施例につ
いて説明する。
第２図はかかる半導体パッケージに収容する半導体チ
ップ３の上面図を示す。
半導体チップ３上面の外縁にチップ上第１の入出力端
子31が配置され，それより若干内側にチップ上第２の入
出力端子32が配置される。第１の入出力端子31の端子数
と第２の入出力端子32の端子数は共に256で，合計512の
入出力端子が配置されている。
第３図はキャップ４の構造の一例を示し，第３図
（ａ），（ｂ）は，それぞれ，キャップ４の下面図,A−
Ａ断面図であり,4はキャップ,41は第１のバンプ,42は第
２のバンプ,43はキャップ配線,44は封着材を表す。
キャップ配線43は，第１のバンプ41,第２のバンプ42
を接続してキャップ４の表面に形成されている。
第１のバンプ41,第２のバンプ42及び封着材44の材料
として，低温で圧接溶融が可能な金（Au），半田，金す
ず（AuSn）合金等を用いる。
キャップ４の封着材44と第２のバンプ42を，それぞ
れ，パッケージ基体１の封着材13と基体上第２の入出力
端子12と突き合わせ，さらにキャップ４の第１のバンプ
41はチップ上第２の入出力端子32と突き合わせて，突素
雰囲気中で250乃至300℃に加熱して圧接する。
このようにして，チップ３は気密封止され，チップ上
の第１の端子31は第１のバンプ41,キャップ配線43,第２
のバンプ42,基体上第２の入出力端子12を経て外部端子
に接続される。
チップ上第１の入出力端子31は，もともと，ワイヤ配
線5,基体上第１の入出力端子11を経て外部端子に接続さ
れている。
かくして,512ピンの外部端子を持つ半導体パッケージ
が実現する。この半導体パッケージは，従来とほぼ同じ
サイズであるにもかかわらず，従来の２倍の外部端子を
持つものである。
第４図はキャップの構造の別の例を示す。
第４図（ａ），（ｂ）は，それぞれ，下面図,A−Ａ断
面図であり，図中の符号は第３図と同じものを表す。
この例では，キャップ配線43はキャップ４内部を通し
て形成されている。
〔発明の効果〕
以上説明した様に，本発明によれば，チップとパッケ
ージ基体を接続する従来のワイヤボンディングによる結
線と，キャップを経てチップとパッケージ基体を接続す
る結線とを合わせることにより，従来の限界を超えて飛
躍的に多くの入出力端子を外部に引き出すことができ
る。したがって，電極端子数の非常に多いチップを小型
パッケージに搭載することが可能となる。
なお，キャップを経てチップとパッケージ基体を接続
する結線は，チップの気密封着と同時に行うことができ
るため，特にそのための時間を必要とせず，製造工程上
有利である。
本発明は集積回路の高密度化に寄与するところが大き
い。
【図面の簡単な説明】
第１図は本発明の半導体パッケージの構造を説明するた
めの図， 第２図は半導体チップの上面図， 第３図はキャップの構造の一例， 第４図はキャップの構造の別の例， 第５図は従来の配線例である。 である。図において， １はパッケージ基体， ２はキャビティ， ３は半導体チップ， ４はキャップ， ５はワイヤ配線， 11は基体上第１の入出力端子， 12は基体上第２の入出力端子， 31はチップ上第１の入出力端子， 32はチップ上第２の入出力端子， 41は第１のバンプ， 42は第２のバンプ， 43はキャップ配線， 13及び44は封着材 を表す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】キャビティ（２）の形成されたパッケージ
    基体であって，外部端子に接続する基体上第１の入出力
    端子（11）及び基体上第２の入出力端子（12）を有する
    パッケージ基体（１）と， 該キャビティ（２）に配置され，チップ上第１の入出力
    端子（31）及びチップ上第２の入出力端子（32）を有す
    る半導体チップ（３）と， 該パッケージ基体（１）に該半導体チップ（３）を気密
    封止するキャップであって，第１のバンプ（41），第２
    のバンプ（42）及び該第１のバンプ（41）と該第２のバ
    ンプ（42）を接続するキャップ配線（43）を有するキャ
    ップ（４）とを含み， 該チップ上第１の入出力端子（31）と該基体上第１の入
    出力端子（11）はワイヤ配線（５）で接続され， 該チップ上第２の入出力端子（32）は該第１のバンプ
    （41）に直接接続し，該第２のバンプ（42）は該基体上
    第２の入出力端子（12）に直接接続していることを特徴
    とする半導体装置。
JP1012420A 1989-01-20 1989-01-20 半導体装置 Expired - Lifetime JP2581203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1012420A JP2581203B2 (ja) 1989-01-20 1989-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1012420A JP2581203B2 (ja) 1989-01-20 1989-01-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH02192743A JPH02192743A (ja) 1990-07-30
JP2581203B2 true JP2581203B2 (ja) 1997-02-12

Family

ID=11804778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1012420A Expired - Lifetime JP2581203B2 (ja) 1989-01-20 1989-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2581203B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348234U (ja) * 1989-09-18 1991-05-08
JPH0536751A (ja) * 1991-07-26 1993-02-12 Nec Corp 半導体組立構造
US5793104A (en) * 1996-02-29 1998-08-11 Lsi Logic Corporation Apparatus for forming electrical connections between a semiconductor die and a semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150341A (ja) * 1984-08-20 1986-03-12 Fujitsu Ltd 半導体装置
JPS63104434A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH02192743A (ja) 1990-07-30

Similar Documents

Publication Publication Date Title
US5347429A (en) Plastic-molded-type semiconductor device
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US6124546A (en) Integrated circuit chip package and method of making the same
US6054774A (en) Thin type semiconductor package
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US4994896A (en) Semiconductor device
US20050110121A1 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
JP2581203B2 (ja) 半導体装置
JP4203925B2 (ja) 樹脂封止型半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JPS6028256A (ja) 半導体装置
KR100338225B1 (ko) 반도체장치
JPH01272144A (ja) 半導体装置とその組立方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP2000200800A (ja) 半導体装置及びその製造方法
KR100218335B1 (ko) 칩 사이즈 패키지
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP3051225B2 (ja) 集積回路用パッケージ
JP2000124392A (ja) 半導体装置
JPS62219531A (ja) 半導体集積回路装置
KR200148753Y1 (ko) 반도체 패키지
JPH08181165A (ja) 半導体集積回路
JPH1154695A (ja) 半導体装置
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JPH08250545A (ja) 半導体装置およびその製造方法