JPS62109351A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62109351A JPS62109351A JP60249188A JP24918885A JPS62109351A JP S62109351 A JPS62109351 A JP S62109351A JP 60249188 A JP60249188 A JP 60249188A JP 24918885 A JP24918885 A JP 24918885A JP S62109351 A JPS62109351 A JP S62109351A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plate
- semiconductor chip
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は１例えば電力用半導体モジュールなどの半導
体装置に係り、特に半導体チップの′電極面と接続する
ための配線基板に関するものである。
体装置に係り、特に半導体チップの′電極面と接続する
ための配線基板に関するものである。
近年、電子機器の発達は著しく１機器の小形軽量化が急
速に進んでいる。これらのもと金なすものは、半導体装
置の小形化及び信頼性の向上によるものである。特に、
トランジスタの大電流容量化に伴なう中容量の′電力用
半導体素子としての心円が活発に行なわれており、さら
に、複数個の素子を組み合せて単一パッケージ化し、小
形軽量化を図った電力用半導体モジュール分野への適用
も多くなってさている。
速に進んでいる。これらのもと金なすものは、半導体装
置の小形化及び信頼性の向上によるものである。特に、
トランジスタの大電流容量化に伴なう中容量の′電力用
半導体素子としての心円が活発に行なわれており、さら
に、複数個の素子を組み合せて単一パッケージ化し、小
形軽量化を図った電力用半導体モジュール分野への適用
も多くなってさている。
この抽′成力用半導体モジュールとしては第５図に示す
ようなものが知られている。第５図において、（１）は
放熱板、（２）は−主面にエミッタ電極及びベース電極
が形成されるとともに他主面にコレクタ電極が形成され
る複数のトランジスタ素子が組み込まれた半導体チップ
、（３）は半導体チップの他主面にモリブデン板＋４１
を介して半田（５ａ） （５ｂ）にて電気的２機械的に
接続されるコレクタ外部電極板で、半田（５Ｃ）にて上
記放熱板＋１＋に固着される。（６）は上記放熱板ｉｌ
＋に絶縁用セラミック板（７）を介して半田（５ｄ）
（５ｅ）にて固着されるエミッタ外部電極板。
ようなものが知られている。第５図において、（１）は
放熱板、（２）は−主面にエミッタ電極及びベース電極
が形成されるとともに他主面にコレクタ電極が形成され
る複数のトランジスタ素子が組み込まれた半導体チップ
、（３）は半導体チップの他主面にモリブデン板＋４１
を介して半田（５ａ） （５ｂ）にて電気的２機械的に
接続されるコレクタ外部電極板で、半田（５Ｃ）にて上
記放熱板＋１＋に固着される。（６）は上記放熱板ｉｌ
＋に絶縁用セラミック板（７）を介して半田（５ｄ）
（５ｅ）にて固着されるエミッタ外部電極板。
（８ａ）〜（８ｄ）はこのエミッタ外部電極板と上記半
導体チップ（２）に形成された複数のトランジスタのエ
ミッタ電極とを接続するアルミニウム線からなるエミッ
タ用ワイヤ、Ｌ９）は上記放熱板ｔｌｌに絶縁用セラミ
ック板０１を介して半田（５ｆ） （５ｇ）にて固着さ
れるベース外部電極板、αυはこのベース外部電極板線
からなるベース用ワイヤである。なお、これらエミッタ
用ワイヤ（８ａ）〜（８ｄ）及びベース用ワイヤλ
（奔≠電極への
接続及びエミッタ外部電極板（６）、窒−入
（’Ｆｌ ■久式外部電極板陽への接続を超音波ボンディングによ
る接合方法にて行なわれている。
導体チップ（２）に形成された複数のトランジスタのエ
ミッタ電極とを接続するアルミニウム線からなるエミッ
タ用ワイヤ、Ｌ９）は上記放熱板ｔｌｌに絶縁用セラミ
ック板０１を介して半田（５ｆ） （５ｇ）にて固着さ
れるベース外部電極板、αυはこのベース外部電極板線
からなるベース用ワイヤである。なお、これらエミッタ
用ワイヤ（８ａ）〜（８ｄ）及びベース用ワイヤλ
（奔≠電極への
接続及びエミッタ外部電極板（６）、窒−入
（’Ｆｌ ■久式外部電極板陽への接続を超音波ボンディングによ
る接合方法にて行なわれている。
この様に構成された半導体モジュールにあっては、モジ
ュールの大容量化に伴ない、パッケージ内に組み込まれ
る素子数が多くなり、超音波ボンディングによる接合の
数も多くなるものである。
ュールの大容量化に伴ない、パッケージ内に組み込まれ
る素子数が多くなり、超音波ボンディングによる接合の
数も多くなるものである。
この様に、超音波ボンディングによる接合が増大すると
２例えば３００囚クラスの大容量のものにあっては接合
個所が３００ケ所程度にもなシ、数多い接合個所におい
て確実に接合されているかの評価を行なって信頼性を得
ておく必要がある。この評価は、ワイヤ（８ａ）〜（８
ｄ）αＢの接合間中心付近でテメ ンションナータを用いて上方に引き上げ、接合強度全測
定することにより行なうものであるが、大容量化に伴な
いワイヤの数が増大すると、隣接するワイヤが評価に際
して邪魔になり、全てのワイヤについて評価を行なうこ
とは、はとんど不可能に近いものとなる。例え、全ての
ワイヤについて評価を行なえたとしても、相当の手間と
時間′（ｉｌ−賛するものであった。
２例えば３００囚クラスの大容量のものにあっては接合
個所が３００ケ所程度にもなシ、数多い接合個所におい
て確実に接合されているかの評価を行なって信頼性を得
ておく必要がある。この評価は、ワイヤ（８ａ）〜（８
ｄ）αＢの接合間中心付近でテメ ンションナータを用いて上方に引き上げ、接合強度全測
定することにより行なうものであるが、大容量化に伴な
いワイヤの数が増大すると、隣接するワイヤが評価に際
して邪魔になり、全てのワイヤについて評価を行なうこ
とは、はとんど不可能に近いものとなる。例え、全ての
ワイヤについて評価を行なえたとしても、相当の手間と
時間′（ｉｌ−賛するものであった。
さらに、上記評価をやり易くするために、また。
ワイヤとの接合自身の信頼性を向上させるために。
ワイヤが接続される半導体チップ（２）のトランジスタ
におけるエミッタ電極及びベース電極の面積を大きいも
のとして、半導体チップ（２）９接合面における電流容
量に余裕をもたせることも考えられるが、半導体チップ
（２）が太き（なり、近年の小形軽量化への要求に対し
て逆行することになってしまう。
におけるエミッタ電極及びベース電極の面積を大きいも
のとして、半導体チップ（２）９接合面における電流容
量に余裕をもたせることも考えられるが、半導体チップ
（２）が太き（なり、近年の小形軽量化への要求に対し
て逆行することになってしまう。
この発明は上記した点に鑑みてなされたものであり、小
形軽量化を達成しつつ、半導体チップへの接合が確実に
行なえる信頼度の高い半導体装置を得ることを目的とす
るものである。
形軽量化を達成しつつ、半導体チップへの接合が確実に
行なえる信頼度の高い半導体装置を得ることを目的とす
るものである。
この発明に係る半導体装置は、平板部とこの平板部から
突出し、半導体チップの電極面と電気的に接続される突
状電極とを有する配線基板を設けたものである。
突出し、半導体チップの電極面と電気的に接続される突
状電極とを有する配線基板を設けたものである。
この発明においては、配線基板の突状電極が半導体チッ
プの電極面と接続されるため２半導体チップの面積を大
きくすることな（、突状電極の面積をワイヤより大きく
でき接合強度を向上できる。
プの電極面と接続されるため２半導体チップの面積を大
きくすることな（、突状電極の面積をワイヤより大きく
でき接合強度を向上できる。
以下に、この発明の一実施例を第１図ないし第４図に基
づいて説明すると９図において、（２）は−主面にアル
ミニウム蒸着面からなるエミッタ′電極面（２Ｋａ）
〜（２Ｅｆ）及びベース電極面（２Ｂａ） （２Ｂｂ）
が形成されるとともに他主面にコレクタ電極面が形成さ
れた複数のトランジスタ素子が組み込まれた半導体チッ
プ、α２はエミッタ電極平板（１２ａ）とこの平板（１
２ａ）から延在して突出されて、上記半導体チップ（２
）のエミッタ電極面（２Ｅ ａ）〜（２Ｅｆ）と電気的
に接続される突起状エミッタ電極（１２Ｅａ）〜（１２
Ｋｆ）を有するアルミニウムからなるエミッタ用配線基
板、 Ｑ３はベース電極平板（１３ａ）とこの平板（１
５ａ）から延在して突出されて、上記半導体チップ（２
）のペース電極面（２Ｂａ） （２Ｂｂ）と電気的に接
続される突起状ベース電極（Ｌ５Ｂａ） （１，Ｓ［ｂ
）を有するアルミニウムからなるベース用配線基板、
Ｑ４１はこれらエミッタ用配線基板α力とベース用配線
基板αｊとを絶縁状態にして一体化するための絶縁物か
らなる基体である。
づいて説明すると９図において、（２）は−主面にアル
ミニウム蒸着面からなるエミッタ′電極面（２Ｋａ）
〜（２Ｅｆ）及びベース電極面（２Ｂａ） （２Ｂｂ）
が形成されるとともに他主面にコレクタ電極面が形成さ
れた複数のトランジスタ素子が組み込まれた半導体チッ
プ、α２はエミッタ電極平板（１２ａ）とこの平板（１
２ａ）から延在して突出されて、上記半導体チップ（２
）のエミッタ電極面（２Ｅ ａ）〜（２Ｅｆ）と電気的
に接続される突起状エミッタ電極（１２Ｅａ）〜（１２
Ｋｆ）を有するアルミニウムからなるエミッタ用配線基
板、 Ｑ３はベース電極平板（１３ａ）とこの平板（１
５ａ）から延在して突出されて、上記半導体チップ（２
）のペース電極面（２Ｂａ） （２Ｂｂ）と電気的に接
続される突起状ベース電極（Ｌ５Ｂａ） （１，Ｓ［ｂ
）を有するアルミニウムからなるベース用配線基板、
Ｑ４１はこれらエミッタ用配線基板α力とベース用配線
基板αｊとを絶縁状態にして一体化するための絶縁物か
らなる基体である。
次にこの様に構成された半導体モジュールの組立につい
て説明する。まず、コレクタ外部電極板（３）を半田（
５Ｃ）にて放熱板（１１に接続し、エミッタ外部電極板
（６）を絶縁用セラミック板（７）を介して半田（５ｄ
）（５ｅ）にて放熱板ｆｉｌに接続し、ベース外部電極
板（９）を絶縁用セラミック板Ｑｌを介して半田（５ｆ
８５ｇ）にて放熱板（１）に接続する。半導体チップ（
２）のコレクタ面に半［（４（５ａ）にてモリブデン板
（４）を接続し。
て説明する。まず、コレクタ外部電極板（３）を半田（
５Ｃ）にて放熱板（１１に接続し、エミッタ外部電極板
（６）を絶縁用セラミック板（７）を介して半田（５ｄ
）（５ｅ）にて放熱板ｆｉｌに接続し、ベース外部電極
板（９）を絶縁用セラミック板Ｑｌを介して半田（５ｆ
８５ｇ）にて放熱板（１）に接続する。半導体チップ（
２）のコレクタ面に半［（４（５ａ）にてモリブデン板
（４）を接続し。
このモリブデン板（４）を半田（５ｂ）にてコレクタ外
部電極板（３＋に接続する。この結果、半導体チップ（
２）はモリブデン板（４）を介してコレクタ外部電極板
（３）に固着され、かつ電気的に接続されることになる
。
部電極板（３＋に接続する。この結果、半導体チップ（
２）はモリブデン板（４）を介してコレクタ外部電極板
（３）に固着され、かつ電気的に接続されることになる
。
次に、エミッタ用配線基板αＺ及びベース用配線基板α
３が基体α４にて一体に構成されたものを、各突起状電
極（１２Ｆａ）〜（１２Ｋｆ）及び（１３Ｂａ） （１
３Ｂｂ）がそれぞれ半導体チップ（２）のエミッタ電極
面（２Ｅａ）〜（２Ｅｆ）及びベース電極面（２Ｂａ）
（２Ｂ、ｂ）と対接するように半導体チップ（２）の
−主面に載置し、エミッタ用配線基板圓の平板（１２ａ
）の端部を半田（５ｈ）にてエミッタ外部電極板（６）
に接続し、ベース用配線基板αｊの平板（１３ａ）の端
部を半田（５１）にてベース外部電極板（９）に接続す
る。そして、エミッタ用配線基板αり及びベース用配線
基板０に超音波を加え、突起状エミッタ電極（１２Ｅａ
）〜（１２Ｅｆ）とエミッタ電極面（２Ｋａ）〜（２ｚ
ｆ）とを溶融接合するとともに、突起状ベース電極（１
３Ｅａ） （１３元ｂ）とベース電極面（２Ｂａ） （
２Ｂｂ）とを溶融接合する。
３が基体α４にて一体に構成されたものを、各突起状電
極（１２Ｆａ）〜（１２Ｋｆ）及び（１３Ｂａ） （１
３Ｂｂ）がそれぞれ半導体チップ（２）のエミッタ電極
面（２Ｅａ）〜（２Ｅｆ）及びベース電極面（２Ｂａ）
（２Ｂ、ｂ）と対接するように半導体チップ（２）の
−主面に載置し、エミッタ用配線基板圓の平板（１２ａ
）の端部を半田（５ｈ）にてエミッタ外部電極板（６）
に接続し、ベース用配線基板αｊの平板（１３ａ）の端
部を半田（５１）にてベース外部電極板（９）に接続す
る。そして、エミッタ用配線基板αり及びベース用配線
基板０に超音波を加え、突起状エミッタ電極（１２Ｅａ
）〜（１２Ｅｆ）とエミッタ電極面（２Ｋａ）〜（２ｚ
ｆ）とを溶融接合するとともに、突起状ベース電極（１
３Ｅａ） （１３元ｂ）とベース電極面（２Ｂａ） （
２Ｂｂ）とを溶融接合する。
この様に構成された半導体モジュールにあっては１例え
ば３００囚クラスの大容量のもので第５図に示したもの
がワイヤを３００程度必要としたのに対し、突状電極は
７０程度ですみ、突状電極と半導体チップ（２）の電極
面との接合面積をチップ自身を大きくすることなく大き
くとれるため、接合強度を強（でき、かつ半導体チップ
（２）面での′電流容量にも余裕を持たせることができ
る。しかも、エミッタ用配線基板α４とベース用配線基
板ｑ３とを一体にしたものとして取扱うことができるた
め１作業性が向上するという利点をも有する。さらに。
ば３００囚クラスの大容量のもので第５図に示したもの
がワイヤを３００程度必要としたのに対し、突状電極は
７０程度ですみ、突状電極と半導体チップ（２）の電極
面との接合面積をチップ自身を大きくすることなく大き
くとれるため、接合強度を強（でき、かつ半導体チップ
（２）面での′電流容量にも余裕を持たせることができ
る。しかも、エミッタ用配線基板α４とベース用配線基
板ｑ３とを一体にしたものとして取扱うことができるた
め１作業性が向上するという利点をも有する。さらに。
エミッタ用配線基板α２とベース用配線基板α３とは熱
伝導率の良い材刺であり、かつ半導体チップ（２）との
接合面積が大きいので、半導体チップ（２）の冷却効果
をも向上するものである。
伝導率の良い材刺であり、かつ半導体チップ（２）との
接合面積が大きいので、半導体チップ（２）の冷却効果
をも向上するものである。
なお、上記実施例においては、半導体チップ（２）とし
てトランジスタが形成されたものとしたが。
てトランジスタが形成されたものとしたが。
ダイオードが形成されたもので良い。また、配線基板α
”ａａｓの突状電極と半導体チップ（２）の電極面との
接合を超音波により行なったものとしたが、これに限ら
れるものではなく、を子ビーム等の他の溶融接合法、あ
るいは基体α４の上部から荷重を加えることにより、接
続を保持するようにしても良い。
”ａａｓの突状電極と半導体チップ（２）の電極面との
接合を超音波により行なったものとしたが、これに限ら
れるものではなく、を子ビーム等の他の溶融接合法、あ
るいは基体α４の上部から荷重を加えることにより、接
続を保持するようにしても良い。
この発明は以上に述べたように、平板部とこの平板部か
ら突出した突状電極とを有した配線基板を設け、この配
線基板の突状電極と半導体チップの電極面とを接続した
ものとしたので、小形軽量にして、半導体チップの電極
面との接合が確実に行なえ２高信頼度の半導体装置が得
られるという効果を有する。
ら突出した突状電極とを有した配線基板を設け、この配
線基板の突状電極と半導体チップの電極面とを接続した
ものとしたので、小形軽量にして、半導体チップの電極
面との接合が確実に行なえ２高信頼度の半導体装置が得
られるという効果を有する。
第１図ないし第４図はこの発明の一実施例を示し、第１
図は半導体チップ（２）の平面図、第２図は配線基板α
３Ｇ３を一体構成した平面図、第３図は第２図の側面図
、第４図は半導体装置の側面図、第５図は従来の半導体
装置を示す側面図である。 図において、（２）は半導体チップ、α２ＮＪ３はエミ
ッタ用及びベース用配線基板、 （１２ａ）（１３ａ
）はその工（１３Ｂａ）（１３Ｂｂ）ｉ突起Ｋ エミ”
／ 夕％％ 及び；址＃唸電極である。 なお、各図中同一符号は同−又は相当部分を示すＱ
図は半導体チップ（２）の平面図、第２図は配線基板α
３Ｇ３を一体構成した平面図、第３図は第２図の側面図
、第４図は半導体装置の側面図、第５図は従来の半導体
装置を示す側面図である。 図において、（２）は半導体チップ、α２ＮＪ３はエミ
ッタ用及びベース用配線基板、 （１２ａ）（１３ａ
）はその工（１３Ｂａ）（１３Ｂｂ）ｉ突起Ｋ エミ”
／ 夕％％ 及び；址＃唸電極である。 なお、各図中同一符号は同−又は相当部分を示すＱ
Claims (1)
- 一主面に形成された第１電極面と他主面に形成された第
２電極面とを有する半導体チップ、平板部とこの平板部
から突出し、上記半導体チップの第１電極面と電気的に
接続される突状電極とを有する配線基板を備えた半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249188A JPS62109351A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249188A JPS62109351A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109351A true JPS62109351A (ja) | 1987-05-20 |
Family
ID=17189206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249188A Pending JPS62109351A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943441B2 (en) | 1998-07-06 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device |
| US7525813B2 (en) | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
-
1985
- 1985-11-07 JP JP60249188A patent/JPS62109351A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943441B2 (en) | 1998-07-06 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device |
| US7068521B2 (en) | 1998-07-06 | 2006-06-27 | Renesas Technology Corp. | Semiconductor device |
| US7525813B2 (en) | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
| US7817437B2 (en) | 1998-07-06 | 2010-10-19 | Renensas Electronics Corporation | Semiconductor device |
| US8295057B2 (en) | 1998-07-06 | 2012-10-23 | Murata Manufacturing Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6975023B2 (en) | Co-packaged control circuit, transistor and inverted diode | |
| US7557434B2 (en) | Power electronic package having two substrates with multiple electronic components | |
| US7285866B2 (en) | Surface mounted package with die bottom spaced from support board | |
| US20080029906A1 (en) | Semiconductor switching module and method | |
| JP7368450B2 (ja) | 半導体装置および接合方法 | |
| JP2017123360A (ja) | 半導体モジュール | |
| JPH0582745B2 (ja) | ||
| US20070013059A1 (en) | Semiconductor power module with SIC power diodes and method for its production | |
| JPWO2020105476A1 (ja) | 半導体装置 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| CN116114052A (zh) | 半导体装置 | |
| JPS62109351A (ja) | 半導体装置 | |
| JP3097383B2 (ja) | パワー半導体装置 | |
| JP2006196765A (ja) | 半導体装置 | |
| JPH0418694B2 (ja) | ||
| JPS63308943A (ja) | 半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| US20220330429A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JPS6269564A (ja) | 半導体装置 | |
| JPS624353A (ja) | 対面接合型集積回路装置 | |
| JPH0318344B2 (ja) |