JPH0382068A - 半導体リードフレーム - Google Patents
半導体リードフレームInfo
- Publication number
- JPH0382068A JPH0382068A JP21962389A JP21962389A JPH0382068A JP H0382068 A JPH0382068 A JP H0382068A JP 21962389 A JP21962389 A JP 21962389A JP 21962389 A JP21962389 A JP 21962389A JP H0382068 A JPH0382068 A JP H0382068A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- lead
- shape
- semiconductor device
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 2
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の組立工程に使用するフレームに
関するものである。
関するものである。
第４図および第５図は従来の方法にて組立てる半導体装
置を示す。
置を示す。
半導体フレームのダイパッド＠ Ｉｌｌに搭載した半導
体チップは）上の電極より外部インナーリード（３１間
を金属細４１！＋４１にて接合するワイヤボンディング
を実施しボンディング工程を完了する。
体チップは）上の電極より外部インナーリード（３１間
を金属細４１！＋４１にて接合するワイヤボンディング
を実施しボンディング工程を完了する。
半導体チップ（！ｉ上の電極よりインナーリード；３１
間を金属細線を接合させるためにワイヤボンディング装
置にボンディング位置を半導体チップ電極→インナーリ
ードをＮ回Ｃピン数による）繰り返しボンディング点を
ティーチングする必要がある。
間を金属細線を接合させるためにワイヤボンディング装
置にボンディング位置を半導体チップ電極→インナーリ
ードをＮ回Ｃピン数による）繰り返しボンディング点を
ティーチングする必要がある。
また、リードｇｍ検出のターゲットがなく、ティーチン
グに時間ｔ−ａす。
グに時間ｔ−ａす。
従来の半導体装置は以上のように構成されていたので、
４０ピン以上の半導体装置になるとボンディング点のテ
ィーチングが増加する。
４０ピン以上の半導体装置になるとボンディング点のテ
ィーチングが増加する。
その場合インナーリードはほぼ同一形状の為ボンディン
グ点の誤ティーチング等による再ティーチングの時間の
ロス、及びボンディング点ズレによる金属細線の切断的
がり等の問題が発生していた。
グ点の誤ティーチング等による再ティーチングの時間の
ロス、及びボンディング点ズレによる金属細線の切断的
がり等の問題が発生していた。
この発明は上記のような問題点を解消するためになされ
たもので一定間隔にインナーリード先端部を持Ａ形状を
設けることにようボンディング点の誤ティーチングを防
ぎ時間短縮、金属細線の切断０曲がり等発生しない信頼
性の高い半導体装置を得ることを目的とする。
たもので一定間隔にインナーリード先端部を持Ａ形状を
設けることにようボンディング点の誤ティーチングを防
ぎ時間短縮、金属細線の切断０曲がり等発生しない信頼
性の高い半導体装置を得ることを目的とする。
この発明に係る半導体装置は、フレームの一部のインナ
ーリード先端部を特異形状にかえたものである。
ーリード先端部を特異形状にかえたものである。
筐た。リード認識のターゲットとなるインナーリードを
◆箇所（各コーナー）に設けた。
◆箇所（各コーナー）に設けた。
この発明にかける半導体装置はインナーリード先端部ｔ
−持異形状したためツイヤボンディング工程でのボンデ
ィング点の誤ティーチングはなくなう再ティーチングあ
るいはボンディング点ズレ等の問題は発生しなくなる 各コーナ一番箇所にターゲットになるインナーリードを
設けたためリード認識が容易になりティーチング時間短
縮も計れる。
−持異形状したためツイヤボンディング工程でのボンデ
ィング点の誤ティーチングはなくなう再ティーチングあ
るいはボンディング点ズレ等の問題は発生しなくなる 各コーナ一番箇所にターゲットになるインナーリードを
設けたためリード認識が容易になりティーチング時間短
縮も計れる。
この発明の一実施Ｐｌｔ−図について説明する。
第１図は仁の発明の一実施例による半導体装置の平面図
、第８図＃−１第１図の側面図、第８図はＩｘ１図の部
分拡大斜視図である。
、第８図＃−１第１図の側面図、第８図はＩｘ１図の部
分拡大斜視図である。
図において、田はダイパッド部、１引は半導体チップ、
１３１はインナーリード、１４１は金属細線、＋６１は
電極、（６１バターゲツトリードを示す。
１３１はインナーリード、１４１は金属細線、＋６１は
電極、（６１バターゲツトリードを示す。
次に動作について説明する。
一定間隔にインナーリード先端部（第１図の１ピン、１
１ピン、ｊ１１ピン、３１ピン、４１ピン、５１ピン）
１に特異形状にする。
１ピン、ｊ１１ピン、３１ピン、４１ピン、５１ピン）
１に特異形状にする。
ピン数が増加しても、一定間隔でインナーリード先端部
を特異形状にしているためボンディング点の誤ティーチ
ングは発生しない。
を特異形状にしているためボンディング点の誤ティーチ
ングは発生しない。
筐た各コーナー４１１ｒ所にターゲットになるインナー
リード１６１ｔ−設けることによりリード認識が容品に
なり時間短縮にもなる。
リード１６１ｔ−設けることによりリード認識が容品に
なり時間短縮にもなる。
以上のように、この発明によればインナーリード先端部
一部に特異形状を設けたことによう誤ティーチングの発
生はなくなり、信頼性の高い半導体装置ｔ−得ることが
できるとともに短時間でティーチングができめ。
一部に特異形状を設けたことによう誤ティーチングの発
生はなくなり、信頼性の高い半導体装置ｔ−得ることが
できるとともに短時間でティーチングができめ。
第１図はこの発明の一実施例による半導体装置の平面図
、第３図は第１図の側面図、第３図は第１図の一部拡大
斜視図、第４図は従来の半導体装置の平面図、ＩＸｓ図
は第４図の側面図である。 １−−−フレームダイパッド部、１−−−半導体チップ
、３−ｍ−インナーリード、◆−−−金属細線、５−−
−電極、ａ−−−ｇ織ターゲット用インナーリード。 なか１図中、同一符号は一部、または相当部分金層す。
、第３図は第１図の側面図、第３図は第１図の一部拡大
斜視図、第４図は従来の半導体装置の平面図、ＩＸｓ図
は第４図の側面図である。 １−−−フレームダイパッド部、１−−−半導体チップ
、３−ｍ−インナーリード、◆−−−金属細線、５−−
−電極、ａ−−−ｇ織ターゲット用インナーリード。 なか１図中、同一符号は一部、または相当部分金層す。
Claims (1)
- ４０ピン以上の半導体装置において、インナーリード先
端形状が一定間隔の本数毎に他のインナーリード形状と
異なることを特徴とした半導体リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962389A JPH0382068A (ja) | 1989-08-24 | 1989-08-24 | 半導体リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962389A JPH0382068A (ja) | 1989-08-24 | 1989-08-24 | 半導体リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382068A true JPH0382068A (ja) | 1991-04-08 |
Family
ID=16738430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21962389A Pending JPH0382068A (ja) | 1989-08-24 | 1989-08-24 | 半導体リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844779A (en) * | 1995-04-27 | 1998-12-01 | Lg Semicon Co., Ltd. | Semiconductor package, and semiconductor device using the same |
-
1989
- 1989-08-24 JP JP21962389A patent/JPH0382068A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844779A (en) * | 1995-04-27 | 1998-12-01 | Lg Semicon Co., Ltd. | Semiconductor package, and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318654A (ja) | 電子装置 | |
| JPH0382068A (ja) | 半導体リードフレーム | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JP2581203B2 (ja) | 半導体装置 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JPH0239445A (ja) | 半導体装置 | |
| JPS621239A (ja) | 半導体装置 | |
| JPS6185832A (ja) | ワイヤボンデイング方法 | |
| JPH01136357A (ja) | 集積回路用パツケージ | |
| JPS62271443A (ja) | 半導体装置 | |
| JPH01262651A (ja) | 半導体装置用パッケージ | |
| JPH05226414A (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JPH03149893A (ja) | 半導体装置 | |
| JPH04207045A (ja) | リードフレームのワイヤボンディング方法 | |
| JPH02146756A (ja) | 半導体素子用パッケージ | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH02281610A (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPS6151953A (ja) | 半導体装置 | |
| JPS6222460A (ja) | 方形タイプｉｃパツケ−ジ方法 | |
| JPS63181362A (ja) | リ−ドフレ−ム | |
| JPH0334854B2 (ja) | ||
| JPS6218057A (ja) | リ−ドフレ−ム加工方法 | |
| JPH0451553A (ja) | 半導体装置 | |
| JPH01194342A (ja) | セラミックパッケージ |