JPS6222460A - 方形タイプｉｃパツケ−ジ方法 - Google Patents
方形タイプｉｃパツケ−ジ方法Info
- Publication number
- JPS6222460A JPS6222460A JP16110285A JP16110285A JPS6222460A JP S6222460 A JPS6222460 A JP S6222460A JP 16110285 A JP16110285 A JP 16110285A JP 16110285 A JP16110285 A JP 16110285A JP S6222460 A JPS6222460 A JP S6222460A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- chip
- leads
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は方形タイプＩＣパッケージ方法に係わる。
〈従来の技術〉
ＩＣが高密度・高集積化することにより、第３図に示す
ような従来のＤ Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ１
’ａｃｋａｇｅ）型のもの１以外に、第４図に示すよう
な４方向にリードの出た方形タイプのパッケージＩＣ２
が近年ふえつつある。このような方形タイプパッケージ
ｔＣの製造工程を第５図に示す。第６図（ａｌ 、 Ｔ
ｂｌ 、 ｔｃ＋ 、 （ｄ）は第５図に示す工程の主
な工程における加工対象の外観を示す。方形タイプパッ
ケージＩＣの製造工程は第５図ならびに第６図に示すよ
うに、始めにリードフレーム加工３によって第６図（ａ
ｌに示すようなリードフレーム１１が作られる。リード
フレームは、材料としては厚み０、２５ ｍｍ程度のＸ
ｌ−Ｆｅ合金の帯板が用いられ、第６図（ａｌに示すよ
うな形状に打抜いて作られる。工程はかかるリードフレ
ーム１１にＩＣチップを装着するＩＣチップ装着工程４
を経て、リードフレームに装着されたＩＣチップの電極
とリードフレームのリード先端部とを金線等で接続する
ワイヤボンディング工程６に進むか、パッケージケース
装着工程５８次いでリードフレーム上へのＩＣチップの
装着工程５□を経てワイヤボンディング工程６へ進む。
ような従来のＤ Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ１
’ａｃｋａｇｅ）型のもの１以外に、第４図に示すよう
な４方向にリードの出た方形タイプのパッケージＩＣ２
が近年ふえつつある。このような方形タイプパッケージ
ｔＣの製造工程を第５図に示す。第６図（ａｌ 、 Ｔ
ｂｌ 、 ｔｃ＋ 、 （ｄ）は第５図に示す工程の主
な工程における加工対象の外観を示す。方形タイプパッ
ケージＩＣの製造工程は第５図ならびに第６図に示すよ
うに、始めにリードフレーム加工３によって第６図（ａ
ｌに示すようなリードフレーム１１が作られる。リード
フレームは、材料としては厚み０、２５ ｍｍ程度のＸ
ｌ−Ｆｅ合金の帯板が用いられ、第６図（ａｌに示すよ
うな形状に打抜いて作られる。工程はかかるリードフレ
ーム１１にＩＣチップを装着するＩＣチップ装着工程４
を経て、リードフレームに装着されたＩＣチップの電極
とリードフレームのリード先端部とを金線等で接続する
ワイヤボンディング工程６に進むか、パッケージケース
装着工程５８次いでリードフレーム上へのＩＣチップの
装着工程５□を経てワイヤボンディング工程６へ進む。
ＩＣチップが装着され、かつワイヤボンディングされた
リードフレームは次いで、例えばセラミックパッケージ
と低融点ガラスとによって真空封止されるため、封止工
程７に進む。
リードフレームは次いで、例えばセラミックパッケージ
と低融点ガラスとによって真空封止されるため、封止工
程７に進む。
尚、封止されたリードフレーム１１′の状態は第６図（
ｂ）に示される。次にリードフレーム外枠切断工程８に
おいて、ＩＣパッケージから外枠が切断され、第６図（
Ｃ）に示すような外観のもの２′になる。
ｂ）に示される。次にリードフレーム外枠切断工程８に
おいて、ＩＣパッケージから外枠が切断され、第６図（
Ｃ）に示すような外観のもの２′になる。
さらにリード曲げ工程９においてＩＣパッケージ２から
突出したリードは所望の形状に折り曲げられる。
突出したリードは所望の形状に折り曲げられる。
〈発明が解決しようとする問題点〉
第５図と第６図によって示したような方形タイプパッケ
ージＩＣの製造において、特にリード曲げ工程９におけ
るＩＣパッケージから突出したリードを曲げる際、曲げ
加工時の歪が封止材料例えばプラスチックガラス等に亀
裂を発生させ木ことが起った。このため、封止の信頼性
を低め、リード部分から水分の侵入を起したり、リーク
テストで期待された結果が得られないことが起った。
ージＩＣの製造において、特にリード曲げ工程９におけ
るＩＣパッケージから突出したリードを曲げる際、曲げ
加工時の歪が封止材料例えばプラスチックガラス等に亀
裂を発生させ木ことが起った。このため、封止の信頼性
を低め、リード部分から水分の侵入を起したり、リーク
テストで期待された結果が得られないことが起った。
本発明はかかる従来技術の欠点に鑑みてなされたもので
、リード部分からの水分侵入がなく、リークテストで高
い気密性をもつＩＣパッケージを可能とした方形タイプ
ＩＣパッケージ方法を提供することを目的とする。
、リード部分からの水分侵入がなく、リークテストで高
い気密性をもつＩＣパッケージを可能とした方形タイプ
ＩＣパッケージ方法を提供することを目的とする。
く問題点を解決するための手段〉
かかる目的を達成した本発明による方形タイプＩＣパッ
ケージ方法の構成は、４方向よ ４り引き出
されたリードと、該リード先端部に取り付けられたＩＣ
マウントと、該リードを支える内枠と、該内枠を間隙を
隔ててつなぎ部分によって支える外枠とからなるリード
フレームを形成するリードフレーム加工工程と、上記外
枠とは関係なく、リード折り曲げ線にそって、リードを
折り曲げるリード折り曲げ加工工程と、上記リード先端
部に取り付けられたＩＣマウント上にＩＣチップを装着
す６るＩＧチップ装着工程と、上記ＩＣチップの電極と
上記リードとをボンディングワイヤで接続するワイヤボ
ンディング工程と、上記ＩＣチップを上記リードフレー
ムに真空封止する封止工程と、上記内枠と外枠とを上記
リードから切断する内外枠切断工程とからなることを特
徴とするものである。
ケージ方法の構成は、４方向よ ４り引き出
されたリードと、該リード先端部に取り付けられたＩＣ
マウントと、該リードを支える内枠と、該内枠を間隙を
隔ててつなぎ部分によって支える外枠とからなるリード
フレームを形成するリードフレーム加工工程と、上記外
枠とは関係なく、リード折り曲げ線にそって、リードを
折り曲げるリード折り曲げ加工工程と、上記リード先端
部に取り付けられたＩＣマウント上にＩＣチップを装着
す６るＩＧチップ装着工程と、上記ＩＣチップの電極と
上記リードとをボンディングワイヤで接続するワイヤボ
ンディング工程と、上記ＩＣチップを上記リードフレー
ムに真空封止する封止工程と、上記内枠と外枠とを上記
リードから切断する内外枠切断工程とからなることを特
徴とするものである。
く実 施 例〉
本発明による方形タイプＩＣパッケージ方法の一実施例
を図面を用いて説明する。
を図面を用いて説明する。
第１図は本発明の方形タイプＩＣパッケージ方法の一実
施例の工程図である。本発明によれば、始めに従来のＩ
Ｃ用リードフレームとは異なるリードを支える枠が外枠
と内枠とに分かれた第２図に示すような１例のパターン
のリードフレームＦが打抜き加工１４によって連続的に
製造される。リードフレームの材料は従来のものと同一
である。リードフレームＦの構成は外枠２１の内側に間
隙Ｇを介して内枠２０．．２０□、 ２０３．２０４が
つなぎ部２２１゜２２２、２２．、２２４によって支え
られている。内枠２０、は複数個のリード２３を支えて
いる。とくにリード２３ａ、２３ｂは対向するリードで
ＩＣマウント２４を支えている。同様に内枠２０２、２
０．、２０４はそれぞれ複数本のり一ド２３を支えてい
る。尚っなぎ部２２はリード折り曲げ線（一点鎖線）ａ
、ｂ、ｅ、ｄと交差する間隙Ｇを伴って外枠２１と内枠
２０．．２０２゜２０ｊ、 ２０４を支えている。本発
明の次の工程によれば第２図に示すようなリードフレー
ムＦに対しリードと内枠をリード折り曲げ線ａ。
施例の工程図である。本発明によれば、始めに従来のＩ
Ｃ用リードフレームとは異なるリードを支える枠が外枠
と内枠とに分かれた第２図に示すような１例のパターン
のリードフレームＦが打抜き加工１４によって連続的に
製造される。リードフレームの材料は従来のものと同一
である。リードフレームＦの構成は外枠２１の内側に間
隙Ｇを介して内枠２０．．２０□、 ２０３．２０４が
つなぎ部２２１゜２２２、２２．、２２４によって支え
られている。内枠２０、は複数個のリード２３を支えて
いる。とくにリード２３ａ、２３ｂは対向するリードで
ＩＣマウント２４を支えている。同様に内枠２０２、２
０．、２０４はそれぞれ複数本のり一ド２３を支えてい
る。尚っなぎ部２２はリード折り曲げ線（一点鎖線）ａ
、ｂ、ｅ、ｄと交差する間隙Ｇを伴って外枠２１と内枠
２０．．２０２゜２０ｊ、 ２０４を支えている。本発
明の次の工程によれば第２図に示すようなリードフレー
ムＦに対しリードと内枠をリード折り曲げ線ａ。
ｂ、ｃ、ｄにそってほぼ９０’折り曲げるリード・内枠
折り曲げ加工工程１５を施す。次に、リードと内枠を折
り曲げた状態で、リードフレームＦのＩＣマウント２４
にＩＣチップを装着するＩＣチップ装着工程１６が施さ
れ、ＩＣマウント２４のＩＣチップの電極を所定のリー
ド２３にボンディングワイヤで接続するワイヤボンディ
ング工程１７が施される。配線されたＩＣチップはセラ
ミックと溶融ガラスで真空封止する封止工程１８を施す
。
折り曲げ加工工程１５を施す。次に、リードと内枠を折
り曲げた状態で、リードフレームＦのＩＣマウント２４
にＩＣチップを装着するＩＣチップ装着工程１６が施さ
れ、ＩＣマウント２４のＩＣチップの電極を所定のリー
ド２３にボンディングワイヤで接続するワイヤボンディ
ング工程１７が施される。配線されたＩＣチップはセラ
ミックと溶融ガラスで真空封止する封止工程１８を施す
。
次いで、リード２３の折り曲げ部分から内外各枠を切り
落す内外枠切断工程１９を施して方形タイプパッケージ
ＩＣを得る。
落す内外枠切断工程１９を施して方形タイプパッケージ
ＩＣを得る。
〈発明の効果〉
本発明による方形タイプＩＣパッケージ方法によればリ
ードフレームが間隙を介して外枠と内枠と分かれており
、ＩＣチップ封止工程に先立ってリードを折り曲げるこ
とができ、リード・内枠折り曲げ加工を施すことによゆ
、従来の如（ＩＣチップ封止工程後にリード折り曲げ加
工を施していたため、ＩＣパッケージ製品の封止性を損
なうことが起ったが、このような欠陥がなく、密封性の
優れた信頼性の高い方形タイプパッケージＩＣ製品を得
ることができるようになった。
ードフレームが間隙を介して外枠と内枠と分かれており
、ＩＣチップ封止工程に先立ってリードを折り曲げるこ
とができ、リード・内枠折り曲げ加工を施すことによゆ
、従来の如（ＩＣチップ封止工程後にリード折り曲げ加
工を施していたため、ＩＣパッケージ製品の封止性を損
なうことが起ったが、このような欠陥がなく、密封性の
優れた信頼性の高い方形タイプパッケージＩＣ製品を得
ることができるようになった。
第１図は本発明の方形タイプｔＣパッケージ方法の一実
施例の工程図、第２図は本発明に使用されるリードフレ
ームの一例の平面図、第３図はＤＩＰＩＣパッケージ製
品観図、第４図は方形タイプパッケージＩＣの外観図、
第５図は方形タイプパッケージＩＣの従来の製造工程を
示す工程図、第６図（ａ） 、 （ｂｌ 、 （ｅ）
、 （ｄ）は第５図の工程の主な工程における加工対象
の外観図である。 図面中、 １４はリードフレーム加工工程、１５はリード・内枠折
り曲げ加工工程、１６はＩＣチップ装着工程、１７はワ
イヤボンディング工程、１８は封止工程、１９は内外枠
切断工程である。 ′特許出願人 住友電気工
業株式会社 代理人弁理士 光 石 士 部（他１名）第２
図 第５図 第６図
施例の工程図、第２図は本発明に使用されるリードフレ
ームの一例の平面図、第３図はＤＩＰＩＣパッケージ製
品観図、第４図は方形タイプパッケージＩＣの外観図、
第５図は方形タイプパッケージＩＣの従来の製造工程を
示す工程図、第６図（ａ） 、 （ｂｌ 、 （ｅ）
、 （ｄ）は第５図の工程の主な工程における加工対象
の外観図である。 図面中、 １４はリードフレーム加工工程、１５はリード・内枠折
り曲げ加工工程、１６はＩＣチップ装着工程、１７はワ
イヤボンディング工程、１８は封止工程、１９は内外枠
切断工程である。 ′特許出願人 住友電気工
業株式会社 代理人弁理士 光 石 士 部（他１名）第２
図 第５図 第６図
Claims (1)
- ４方向より引き出されたリードと、該リード先端部に取
り付けられたＩＣマウントと、上記リードを支える内枠
と、該内枠を間隙を隔てて部分的に支えるつなぎ部と、
該つなぎ部を支える外枠とからなるリードフレームを形
成するリードフレーム加工工程と、上記外枠とは関係な
くリード折り曲げ線にそって折り曲げるリード折り曲げ
加工工程と、上記リード先端部に取り付けられたＩＣマ
ウント上にＩＣチップを装着するＩＣチップ装着工程と
、上記ＩＣチップの電極と、上記リードとをボンディン
グワイヤで接続するワイヤボンディング工程と、上記チ
ップを上記リードフレームに真空封止する封止工程と、
上記内枠と外枠を上記リードから切断する内外枠切断工
程とからなることを特徴とする方形タイプＩＣパッケー
ジ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110285A JPS6222460A (ja) | 1985-07-23 | 1985-07-23 | 方形タイプｉｃパツケ−ジ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110285A JPS6222460A (ja) | 1985-07-23 | 1985-07-23 | 方形タイプｉｃパツケ−ジ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222460A true JPS6222460A (ja) | 1987-01-30 |
Family
ID=15728639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16110285A Pending JPS6222460A (ja) | 1985-07-23 | 1985-07-23 | 方形タイプｉｃパツケ−ジ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222460A (ja) |
-
1985
- 1985-07-23 JP JP16110285A patent/JPS6222460A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000294711A (ja) | リードフレーム | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPS6222460A (ja) | 方形タイプｉｃパツケ−ジ方法 | |
| JPH02303038A (ja) | ワイヤボンディング方法 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPH02308563A (ja) | リードフレーム | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS6218057A (ja) | リ−ドフレ−ム加工方法 | |
| JPH0656870B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH05190750A (ja) | 半導体装置 | |
| JPH01238128A (ja) | 樹脂封止型半導体装置 | |
| JPH06326234A (ja) | 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置 | |
| JPS621239A (ja) | 半導体装置 | |
| JPS62136056A (ja) | リ−ドフレ−ム | |
| JPS61241958A (ja) | 半導体装置 | |
| JPH0231453A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPS5976457A (ja) | デユアルインライン型半導体装置の製造方法 | |
| JPS63252453A (ja) | リ−ドフレ−ムのインナ−リ−ド形成方法 | |
| JPH10303361A (ja) | リ−ドフレ−ム | |
| JPH0362564A (ja) | 半導体装置 | |
| JPH0334358A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63156346A (ja) | リ−ドフレ−ム |