JPS63252453A - リ−ドフレ−ムのインナ−リ−ド形成方法 - Google Patents
リ−ドフレ−ムのインナ−リ−ド形成方法Info
- Publication number
- JPS63252453A JPS63252453A JP8741287A JP8741287A JPS63252453A JP S63252453 A JPS63252453 A JP S63252453A JP 8741287 A JP8741287 A JP 8741287A JP 8741287 A JP8741287 A JP 8741287A JP S63252453 A JPS63252453 A JP S63252453A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- lead
- leads
- die pad
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000010008 shearing Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 8
- 238000004080 punching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49177—Combinations of different arrangements
- H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パッケージＩＣを製造する場合に使用するリ
ードフレームのインナーリード形成方法に関する。
ードフレームのインナーリード形成方法に関する。
従来、この種のインナーリード形成方法によって製造さ
れるリードフレームは第２図（ａ）および（ｂ）に示す
ように構成されている。これを同図に基づいて説明する
と、同図において、符号１で示すものは２つの吊りリー
ド２によって弾性保持され半導体素子３を接合するダイ
パッド、４はこのダイパッド１の周囲に設けられ前記半
導体素子３の電極３ａにワイヤ５によって接続する多数
のインナーリードである。これらインナーリード４のワ
イヤボンディング面４ａは同一の面上に位置付けられて
いる。
れるリードフレームは第２図（ａ）および（ｂ）に示す
ように構成されている。これを同図に基づいて説明する
と、同図において、符号１で示すものは２つの吊りリー
ド２によって弾性保持され半導体素子３を接合するダイ
パッド、４はこのダイパッド１の周囲に設けられ前記半
導体素子３の電極３ａにワイヤ５によって接続する多数
のインナーリードである。これらインナーリード４のワ
イヤボンディング面４ａは同一の面上に位置付けられて
いる。
このように構成されたリードフレームのインナーリード
を形成するには、金属片（図示せず）を打ち抜くことに
より行われる。
を形成するには、金属片（図示せず）を打ち抜くことに
より行われる。
因に、前記したリードフレームを用いた半導体装置の製
造方法について説明する。
造方法について説明する。
先ず、ダイパッド１上に接着剤（図示せず）によって半
導体素子３を接合する。次いで、この半導体素子３の電
極３ａとインナーリード４のワイヤポンディング部４ａ
とをワイヤ５によって接続する。しかる後、このワイヤ
５．インナーリード４の一部および半導体素子３をパッ
ケージ（図示せず）によって樹脂封止する。
導体素子３を接合する。次いで、この半導体素子３の電
極３ａとインナーリード４のワイヤポンディング部４ａ
とをワイヤ５によって接続する。しかる後、このワイヤ
５．インナーリード４の一部および半導体素子３をパッ
ケージ（図示せず）によって樹脂封止する。
このようにして、半導体装置を製造することができる。
ところで、近年におけるＩＣにおいては、多数の外部リ
ードを備える等してその高集積化を図ることが行われて
いる。
ードを備える等してその高集積化を図ることが行われて
いる。
ところが、従来のリードフレームのインナーリード形成
方法においては、金属片（図示せず）を打ち抜くことに
よりインナーリード４が形成されるため、各々が互いに
隣り合う２つのインナーリード４との間の寸法をフレー
ム厚より小さい寸法に設定することができなかった。こ
の結果、ダイパッド１の周囲にインナーリード４を高密
度に位置付けることができず、多数の外部リード（図示
せず）をもつＩＣを製造する場合にはパッケージ（図示
せず）が大型化するという問題があった。
方法においては、金属片（図示せず）を打ち抜くことに
よりインナーリード４が形成されるため、各々が互いに
隣り合う２つのインナーリード４との間の寸法をフレー
ム厚より小さい寸法に設定することができなかった。こ
の結果、ダイパッド１の周囲にインナーリード４を高密
度に位置付けることができず、多数の外部リード（図示
せず）をもつＩＣを製造する場合にはパッケージ（図示
せず）が大型化するという問題があった。
本発明はこのような事情に鑑みなされたもので、ダイパ
ッドの周囲にインナーリードを高密度に位置付けること
ができ、もって多数の外部リードをもつＩＣを製造する
場合にパフケージの小型化を図ることができるリードフ
レームのインナーリード形成方法を提供するものである
。
ッドの周囲にインナーリードを高密度に位置付けること
ができ、もって多数の外部リードをもつＩＣを製造する
場合にパフケージの小型化を図ることができるリードフ
レームのインナーリード形成方法を提供するものである
。
本発明に係るリードフレームのインナーリード形成方法
は、金属片のインナーリード形成部分を、多数のインナ
ーリードのうち互いに隣り合う２つのインナーリードが
上下方向に間隙をもつようにリード厚さ方向に剪断する
ものである。
は、金属片のインナーリード形成部分を、多数のインナ
ーリードのうち互いに隣り合う２つのインナーリードが
上下方向に間隙をもつようにリード厚さ方向に剪断する
ものである。
本発明においては、各々が互いに隣り合う２つのインナ
ーリードの水平方向間隔をフレーム厚より小さい寸法に
設定することができる。
ーリードの水平方向間隔をフレーム厚より小さい寸法に
設定することができる。
第１図（ａｌおよび山）は本発明に係るインナーリード
形成方法によって形成されたインナーリードをもつリー
ドフレームを示す平面図と断面図で、同図において第２
図（ａ）および（ｂ）と同一の部材については同一の符
号を付し、詳細な説明は省略する。
形成方法によって形成されたインナーリードをもつリー
ドフレームを示す平面図と断面図で、同図において第２
図（ａ）および（ｂ）と同一の部材については同一の符
号を付し、詳細な説明は省略する。
同図において、符号１１で示すものは前記半導体素子３
の電極３ａにワイヤ５を介して接続する多数のインナー
リードで、前記ダイパッド１の周囲に設けられており、
このうち各々が互いに隣り合う２つのインナーリード１
１ａ、１１ｂ間にリード厚より小さい寸法をもつ僅かな
間隙１２が設けられている。なお、１３は各側のインナ
ーリード１１のワイヤボンディング面を同一の面上に位
置付けるサポートテープである。
の電極３ａにワイヤ５を介して接続する多数のインナー
リードで、前記ダイパッド１の周囲に設けられており、
このうち各々が互いに隣り合う２つのインナーリード１
１ａ、１１ｂ間にリード厚より小さい寸法をもつ僅かな
間隙１２が設けられている。なお、１３は各側のインナ
ーリード１１のワイヤボンディング面を同一の面上に位
置付けるサポートテープである。
このように構成されたリードフレームのインナーリード
を形成するには、半導体素子３を接合するダイパッド１
が予め打ち抜き形成された金属片（図示せず）のインナ
ーリード形成部分を、インナーリード１１のうち互いに
隣り合う２つのインナーリードｌｌａ、ｌｌｂが上下方
向に間隙１２をもつようにリード厚さ方向に剪断するこ
とにより行う。すなわち、リードフレーム製作時に金属
片（図示せず）の打ち抜き部分を残してインナーリード
１１の一部とするのである。
を形成するには、半導体素子３を接合するダイパッド１
が予め打ち抜き形成された金属片（図示せず）のインナ
ーリード形成部分を、インナーリード１１のうち互いに
隣り合う２つのインナーリードｌｌａ、ｌｌｂが上下方
向に間隙１２をもつようにリード厚さ方向に剪断するこ
とにより行う。すなわち、リードフレーム製作時に金属
片（図示せず）の打ち抜き部分を残してインナーリード
１１の一部とするのである。
したがって、本発明においては、各々が互いに隣り合う
２つのインナーリード１１ａ、１１ｂの水平方向間隔を
フレーム厚より小さい寸法に設定することができるから
、グイパッド１の周囲にインナーリード１１を高密度に
位置付けることができる。
２つのインナーリード１１ａ、１１ｂの水平方向間隔を
フレーム厚より小さい寸法に設定することができるから
、グイパッド１の周囲にインナーリード１１を高密度に
位置付けることができる。
因に、本発明によるリードフレームを用いて半導体装置
を製造するには、従来技術と略同様にして行うことがで
きる。すなわち、グイパッド１上に接着剤（図示せず）
によって半導体素子３を接合し、次いで半導体素子３の
電極３ａとインナーリード１１のワイヤボンディング部
とをワイヤ５によって接続し、しかる後ワイヤ５．イン
ナーリード１１の一部および半導体素子３をパッケージ
（図示せず）によって樹脂封止するのである。
を製造するには、従来技術と略同様にして行うことがで
きる。すなわち、グイパッド１上に接着剤（図示せず）
によって半導体素子３を接合し、次いで半導体素子３の
電極３ａとインナーリード１１のワイヤボンディング部
とをワイヤ５によって接続し、しかる後ワイヤ５．イン
ナーリード１１の一部および半導体素子３をパッケージ
（図示せず）によって樹脂封止するのである。
以上説明したように本発明によれば、ダイパッドが打ち
抜き形成された金属片のインナーリード形成部分を、多
数のインナーリードのうち互いに隣り合う２つのインナ
ーリードが上下方向に間隙をもつようにリード厚さ方向
に剪断するので、各々が互いに隣り合う２つのインナー
リードの水平方向間隔をフレーム厚より小さい寸法に設
定することができる。したがって、ダイパッドの周囲に
インナーリードを高密度に位置付けることができるから
、多数の外部リードをもつＩＣを製造する場合にパッケ
ージの小型化を図ることができる。
抜き形成された金属片のインナーリード形成部分を、多
数のインナーリードのうち互いに隣り合う２つのインナ
ーリードが上下方向に間隙をもつようにリード厚さ方向
に剪断するので、各々が互いに隣り合う２つのインナー
リードの水平方向間隔をフレーム厚より小さい寸法に設
定することができる。したがって、ダイパッドの周囲に
インナーリードを高密度に位置付けることができるから
、多数の外部リードをもつＩＣを製造する場合にパッケ
ージの小型化を図ることができる。
第１図（ａ）および（ｂ）は本発明に係るインナーリー
ド形成方法によって形成されたインナーリードをもつリ
ードフレームを示す平面図と断面図、第２図（ａｌおよ
び（ｂ）は従来のインナーリード形成方法によって形成
されたインナーリードをもつリードフレームを示す平面
図と断面図である。 １・・・・ダイパッド、３・・・・半導体素子、５・・
・・ワイヤ、１１．ｌｌａ、 １１ｂ−・−・インナ
ーリード。 代 理 人 大 岩 増 雄第２図 （Ｇ）
ド形成方法によって形成されたインナーリードをもつリ
ードフレームを示す平面図と断面図、第２図（ａｌおよ
び（ｂ）は従来のインナーリード形成方法によって形成
されたインナーリードをもつリードフレームを示す平面
図と断面図である。 １・・・・ダイパッド、３・・・・半導体素子、５・・
・・ワイヤ、１１．ｌｌａ、 １１ｂ−・−・インナ
ーリード。 代 理 人 大 岩 増 雄第２図 （Ｇ）
Claims (1)
- 予め金属片を打ち抜くことにより形成されたダイパッド
の周囲に多数のインナーリードを形成するインナーリー
ドの形成方法であって、前記金属片のインナーリード形
成部分を、前記インナーリードのうち互いに隣り合う２
つのインナーリードが上下方向に間隙をもつようにリー
ド厚さ方向に剪断することを特徴とするリードフレーム
のインナーリード形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8741287A JPS63252453A (ja) | 1987-04-08 | 1987-04-08 | リ−ドフレ−ムのインナ−リ−ド形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8741287A JPS63252453A (ja) | 1987-04-08 | 1987-04-08 | リ−ドフレ−ムのインナ−リ−ド形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252453A true JPS63252453A (ja) | 1988-10-19 |
Family
ID=13914160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8741287A Pending JPS63252453A (ja) | 1987-04-08 | 1987-04-08 | リ−ドフレ−ムのインナ−リ−ド形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252453A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173763A (en) * | 1991-02-11 | 1992-12-22 | International Business Machines Corporation | Electronic packaging with varying height connectors |
| US5266520A (en) * | 1991-02-11 | 1993-11-30 | International Business Machines Corporation | Electronic packaging with varying height connectors |
-
1987
- 1987-04-08 JP JP8741287A patent/JPS63252453A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173763A (en) * | 1991-02-11 | 1992-12-22 | International Business Machines Corporation | Electronic packaging with varying height connectors |
| US5266520A (en) * | 1991-02-11 | 1993-11-30 | International Business Machines Corporation | Electronic packaging with varying height connectors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3436810A (en) | Method of packaging integrated circuits | |
| DE102016107792B4 (de) | Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen | |
| US7102216B1 (en) | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making | |
| JPS63252453A (ja) | リ−ドフレ−ムのインナ−リ−ド形成方法 | |
| JP2001077265A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JP2005191258A (ja) | 半導体装置の製造方法 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS621239A (ja) | 半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH04333267A (ja) | 表面実装半導体装置の製造方法 | |
| JPH05235244A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS6347272B2 (ja) | ||
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH012342A (ja) | 半導体装置用パッケ−ジ | |
| JPH0878590A (ja) | リードフレーム | |
| JP2004039709A (ja) | リードフレームおよびその製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPS6222460A (ja) | 方形タイプｉｃパツケ−ジ方法 | |
| JPH02159752A (ja) | リードフレーム | |
| JPH029692A (ja) | Ｉｃカード用モジュールの製造方法 |