JPS63181362A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS63181362A
JPS63181362A JP1241687A JP1241687A JPS63181362A JP S63181362 A JPS63181362 A JP S63181362A JP 1241687 A JP1241687 A JP 1241687A JP 1241687 A JP1241687 A JP 1241687A JP S63181362 A JPS63181362 A JP S63181362A
Authority
JP
Japan
Prior art keywords
tab
lead
lead frame
tab lead
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1241687A
Other languages
English (en)
Inventor
Kumiko Okano
岡野 久美子
Hajime Sato
佐藤 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP1241687A priority Critical patent/JPS63181362A/ja
Publication of JPS63181362A publication Critical patent/JPS63181362A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関し、特に、当該リードフレ
ームのタブリードにボンディングワイヤがシ冒−卜する
ことを防止する技術に関する。
〔従来の技術〕
レジンモールド型の半導体装置の製造において、一般に
、リードフレームと称されるものが用いられている。リ
ードフレームは、例えば、鉄−ニッケル系合金などより
なる薄い金属板をプレス加工やエツチング加工でパター
ニングすることにより形成される。
リードフレームの主要構造は、一般に、その中央に、半
導体素子(チップ)を取り付ける例えば矩形のタブが位
置し、該タブを支持する細いタブリードが、当該タブか
ら二方向あるいは四方向などその外側に延在し、さらに
、当該タブの周囲に非接触でその先端を臨ます複数のリ
ードが配設されている。
当該リードフレームを用いたレジンモールド型半導体装
置の製法例は、タブ上に半導体素子を取り付け、該素子
の電極とリードの先端部とを、例えばAA?やAu細線
よりなるボンディングワイヤにより接続(ワイヤボンデ
ィング)後、レジンモールドする主要工程を経て当該半
導体装置を得る。
近時、半導体素子は高集積化が進み、当該素子における
電極数は増々増加する傾向にあり、それに伴ない当該電
極と接続されるリード(ピン)も増加する傾向にある。
七のため、半導体素子の電極とリードとを接続している
ボンディングワイヤの本数も増加してきて、当該ボンデ
ィングワイヤが、タブを支持しているタブリードと接触
し、短絡するといういわゆるワイヤシ目−トという問題
を引き起こしている。
なお、リードフレームについて述べた特許の例としては
、特開昭58−153341号公報や特開昭58−52
862号公報があげられる。
〔発明が解決しようとする問題点〕
本発明はかかるクイヤシ1−トを防止する技術を提供す
ることを目的とする。
本発明の前記ならびKそのほかの目的と新規な特徴は、
本明細薔の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明ではタブリードに下方向に突出した溝部(凹部)
を設げて成る。
〔作用〕
このようにタブリードに溝部を設けることKより、従来
当該溝部がなく平坦な場合には、当該溝部に相当する位
置で、ボンディングワイヤが当該タブリードと接触し、
短絡するが、これを回避することができる。
〔実施例〕
次に1本発明を図面に示す実施例に基づいて説明する。
第4図KIJ−ドフレームの一例を示す。
当該リードフレーム1は、半導体素子を取り付けるタブ
2と、該タブ2を支持するタブリード3と、該タブ2に
向って延びる複数のり−ド4と、それぞれのリード4お
よびタブリード3を補強するとともにレジンモールド時
レジンの流出を防ぐように設けられたダム5と、該ダム
5と平行に配された内枠6と、該内枠6やダム5やタブ
リード3の端部を連結している外枠7とを備えて成って
いる。
この第4図に示すリードフレーム1はタブ2の端碌中央
から外枠7に向って二方向に延びるタブリード3を有す
る例を示しである。一方、第1図は、タブ2の四隅から
四方向に延びるタブリード3を有するリードフレーム1
の要部平面図を示す。
本発明は当該タブリード3のタブ2近傍に下方向に突出
した溝部を設ける。
溝部の形態例は、第2図に示すようにU字溝8に構成す
る。
なお、第2図は第1図A−A線に沿う断面図で、当該U
字溝8はタブリード3の平面に対し下方向く突出してい
る。
当該溝部8は、タブリード3に設けるのであれば第4図
に示す二方向吊りタイプのタブリード3に設けてもよい
が、第1図要部に示すような四方向吊りタイプのタブリ
ード3に設ける方が好ましい。すなわち、当該四方向量
タブリード3の方がボンディングワイヤの本数も多(、
また、当該ワイヤのタブリード3へのショートする率も
高いからである。
当該リードフレーム1を用いたレジンモールド型半導体
装菫の製造は、従来公知の方法により行うことができる
その例は、第3図にも示すように、タブ2上に半導体素
子9を固定したのち、該素子9の電極とリード4の内端
とをボンディングワイヤ10により接続する。その後、
ダム5内側にレジンをモールドし、当該素子9およびリ
ード4のインナーリード部を封止する。当該封止後、ダ
ム5の切断などの工程を経由させる。
第5図は、当該レジンモールド型半導体装置の一例で、
フラットバックパッケージ(PPP)11を示し、第5
図にて、12はレジンモールド部、13はアウターリー
ド部である。
リードフレーム1は、例えばFe−Ni系合金により構
成される。
半導体素子(チップ)9は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOSトランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
本発明によれば、タブリード3のタブ2近傍に溝部8を
設けたので、第3図に示すよ5K、ボンディングワイヤ
10が折れ曲ったりしても、タブリード3の全体が平面
となっていないので、当該タブリード3と接触すること
が回避され、半導体装置における信頼性を向上させるこ
とができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例では溝部として、U字溝を例示した
が、7字溝などボンディングワイヤのタブリードへのシ
ロートを防止できる限り他の形態のものであってもよい
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によればボンディングワイヤのタブリードへのシ
ョートを防止して、高信頼性の半導体装置を得ることが
できた。
【図面の簡単な説明】
第1図は本発明の実施例を示す要部平面図、第2図は第
1図A−A線断面図。 第3図は本発明の実施例を示す要部斜視図、第4図はリ
ードフレームの一例説明図、第5図はレジンモールド型
半導体装置の一例斜視図である。 1・・・リードフレーム、2・・・タブ、3・・・タブ
リード、4・・・リード、5・・・ダム、6・・・内棒
、7・・・外枠、8・・・溝部(U字溝)、9・・・半
導体素子、10・・・ボンディングワイヤ、11・・・
フラットパックパッケージ、12・・・レジンモールド
部、13・・・アクタ−リード部。 代理人 弁理士 小 川 勝 男; 第1図 第  2  図 第  3  図 第  4  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子を取り付けるタブを支持するタブリード
    を有するリードフレームにおいて、当該タブリードの当
    該タブ近傍に下方向に突出した溝部を設けて成ることを
    特徴とするリードフレーム。 2、溝部が、U字溝である、特許請求の範囲第1項記載
    のリードフレーム。
JP1241687A 1987-01-23 1987-01-23 リ−ドフレ−ム Pending JPS63181362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1241687A JPS63181362A (ja) 1987-01-23 1987-01-23 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1241687A JPS63181362A (ja) 1987-01-23 1987-01-23 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63181362A true JPS63181362A (ja) 1988-07-26

Family

ID=11804659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1241687A Pending JPS63181362A (ja) 1987-01-23 1987-01-23 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63181362A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162895A (en) * 1990-04-18 1992-11-10 Kabushiki Kaisha Toshiba Lead frame for semiconductor device that prevents island torsion
US5563441A (en) * 1992-12-11 1996-10-08 Mitsubishi Denki Kabushiki Kaisha Lead frame assembly including a semiconductor device and a resistance wire

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162895A (en) * 1990-04-18 1992-11-10 Kabushiki Kaisha Toshiba Lead frame for semiconductor device that prevents island torsion
US5563441A (en) * 1992-12-11 1996-10-08 Mitsubishi Denki Kabushiki Kaisha Lead frame assembly including a semiconductor device and a resistance wire

Similar Documents

Publication Publication Date Title
US4684975A (en) Molded semiconductor package having improved heat dissipation
US7274092B2 (en) Semiconductor component and method of assembling the same
JPH03177060A (ja) 半導体装置用リードフレーム
JPS63296252A (ja) 樹脂封止型半導体装置
JPS63181362A (ja) リ−ドフレ−ム
JP2629853B2 (ja) 半導体装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH0233961A (ja) リードフレーム
JPH0653399A (ja) 樹脂封止型半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPS621239A (ja) 半導体装置
JPS625650A (ja) 半導体装置用リ−ドフレ−ム
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPS61240644A (ja) 半導体装置
JPS60171734A (ja) 半導体装置
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JPH0595018A (ja) 半導体装置の製造方法
JPH04134853A (ja) 半導体装置用リードフレーム
JPH0595072A (ja) 半導体装置
JPH11191608A (ja) 半導体装置およびその製造方法
JPH0498861A (ja) 樹脂封止型半導体装置
JPH0637244A (ja) 半導体装置
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたlsi構造
JPH02110961A (ja) 半導体素子のリードフレーム構造及びその製法
JPH04320361A (ja) リードフレーム及び半導体装置