JPS60171734A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60171734A
JPS60171734A JP59027073A JP2707384A JPS60171734A JP S60171734 A JPS60171734 A JP S60171734A JP 59027073 A JP59027073 A JP 59027073A JP 2707384 A JP2707384 A JP 2707384A JP S60171734 A JPS60171734 A JP S60171734A
Authority
JP
Japan
Prior art keywords
wire
tips
inner leads
resin
running direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59027073A
Other languages
English (en)
Inventor
Hajime Sato
佐藤　始
Wahei Kitamura
北村　和平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59027073A priority Critical patent/JPS60171734A/ja
Publication of JPS60171734A publication Critical patent/JPS60171734A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、半導体パッケージの
レジンモールド時、レジンの注入に伴ないボンディング
ワイヤが曲っても、当該ボンディングワイヤが隣接する
リードフレームに短絡することを防止するのに有効な技
術に関する。
〔背景技術〕
半導体パッケージにおいて、論理回路やメモリなどが形
成された半導体チップは該チップの周辺部に形成された
ポンディングパッドとリードフレームのインナーリード
先端部とをボンディングし。
トランスファーモールド方式等によりレジンモールドさ
れパッケージが形成される（たとえば工業調査会１９８
０年発行ｒＩＣ化実装技術Ｊ　Ｐ＋５０）。
第１図にフラットバックタイプパッケージ（以下ＰＰＰ
という）の斜視図を示す。第１図中、１は半導体チップ
、２はリードフレーム、３はレジンを示す。このＰＰＰ
は薄型半導体パッケージとして用いられているようにレ
ジン厚が薄く、トランスファーモールドで鋳型に注入さ
れたレジンの流速が早く、またピン収容数が多いためリ
ードフレーム間の間隔が狭く、ボンディングワイヤがレ
ジンの流入に伴ない曲り、隣接するリードフレームのイ
ンナーリードと短絡するという現象を生じることが本発
明者により明らかにされた。これは半導体装置における
重大な不良要因となる。特に近時ボンディングワイヤ（
以下単にワイヤという）として使用されるＡｕ線は細線
化され、増々細くなり、よけ（・ワイヤが曲り易く且短
絡し易い。
〔発明の目的〕
本発明はワイヤー曲りによるワイヤー短絡の生じない半
導体装置用リードフレームを提供するととを目的とした
ものである。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述ならびに添付図面から明らかになるであろ
う。
〔発明の概要〕
本明細書において開示される発明のうち代表的なものを
簡単に示せば下記のとおりである。
すなわち、フラヅトパックパッケージのインナーリード
先端の長さを、モールド時のレジンの流動する方向にゆ
くに従って短くすることによつ℃。
ワイヤショートを防止するものである。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
前記第１図にはＰＰＰにおけるレジンモールド時のレジ
ン流れの様子な矢標で示しているが、ゲート部４からレ
ジンが注入された場合、矢標Ｂ方向は比較的レジン流速
が遅いが、火種Ａ方向はレジン流速が早い。レジン流速
の早い方向において特にリードフレームのワイヤー曲り
が大となる。
第２図は本発明実施例を示す平面図で、同図中１は半導
体チップで、このチップ（ベレット）１のボンディング
パノド５はインナーリード６とワイヤー７によって電気
的に接続されて〜・る。
＠２図中、２はアウターリード、３はレジン又９は半導
体チップを配設するためのタブである。
本発明の半導体リードフレームはそのインナーリード６
の先端がトランスファーモールド装置のキャビティ４ａ
のゲート部４を基点としてレジンの流動する方向に向っ
て順次短かく構成されており、第１図中人で示す如きレ
ジンの流れ方向に対して多数配列されたインナーリード
の先端が末広がりに形成されているので、ワイヤー曲り
による隣接インナーリードへのワイヤー短絡が防止でき
る。
これを第３図に示すところにより詳述すると。
従来のリードフレームは第３図の点線１０で示す如くそ
のインナーリードの先端の長さは音間−であった。そこ
で、第３図の点線で示す如く、レジンの注入に伴ない、
隣接するインナーリードの先端に短絡することになる。
特に第３図に示す如く。
ワイヤー７が斜めになっていると、チップ１のポンプイ
ングツ（ラド５とインナー１Ｊ−ト°６とを電気的に接
続する当該ワイヤの距離が長くなり、より一層ワイヤの
曲りが大となり、短絡もより−Ｉ℃生じ易くなる。
これに対し１本発明は第３図に実線で示す如くレジンの
流入方向に対してインナー＋７−　）”先端部に位置ず
れをもたせたので、ワイヤ−７カー曲りだとしても隣接
するインナーリード６Ｖｃ接触することがな（、ワイヤ
ー曲りによるワイヤー短絡を回避することができる。
〔効果〕
上述のごとく本発明リードフレームをマそのインナーリ
ード先端の長さをゲート部を基点として。
順次短く成し１あるので、ワイヤー曲りによ２）ワイヤ
ー短絡の生じない半導体装置用リードフｖ　−ムな提供
することができる。
〔利用分野〕
本発明はＦＰＰの如ぎレジン厚か薄く、ピン数が多く、
ワイヤー曲りか大なるもσ）に有効であるが、他の半導
体パッケージに適用することも可能である。
【図面の簡単な説明】
第１図はＦ’ＰＰの斜視図、 第２図は本発明実施例を示す平面図、 第３図は本発明実施例の要部拡大平面図である。 １・・・ペレット、２・・・アウターリード、３・・・
レジン、４・・・ゲート部、５・・・ポンプイングツ（
ラド、６・・・インナーリード、７・・・ワイヤー、９
・・・タブ。 第　１　図 ２．．７′ 第　２　図 第　３　図

Claims (1)

    【特許請求の範囲】
  1. １、半導体装置において多数配列されるリードフレーム
    であって、当該フレームのインナーリード先端の長さを
    、ゲート部の基点として、順次短く成したことを特徴と
    する半導体装置。
JP59027073A 1984-02-17 1984-02-17 半導体装置 Pending JPS60171734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59027073A JPS60171734A (ja) 1984-02-17 1984-02-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59027073A JPS60171734A (ja) 1984-02-17 1984-02-17 半導体装置

Publications (1)

Publication Number Publication Date
JPS60171734A true JPS60171734A (ja) 1985-09-05

Family

ID=12210891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59027073A Pending JPS60171734A (ja) 1984-02-17 1984-02-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS60171734A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419941A2 (en) * 1989-09-12 1991-04-03 Kabushiki Kaisha Toshiba Method of producing a plastic packaged semiconductor device
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419941A2 (en) * 1989-09-12 1991-04-03 Kabushiki Kaisha Toshiba Method of producing a plastic packaged semiconductor device
JPH09172130A (ja) * 1995-12-20 1997-06-30 Nec Corp 樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
KR980006178A (ko) 칩 사이즈 반도체 패키지 및 그 제조 방법
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JPH05226564A (ja) 半導体装置
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPS60171734A (ja) 半導体装置
JPS61258458A (ja) 樹脂封止ｉｃ
JPS62169457A (ja) 半導体装置用リ−ドフレ−ム
JP3013810B2 (ja) 半導体装置の製造方法
JPH0574831A (ja) 半導体装置
JPS6195539A (ja) 半導体装置およびその製造方法
JPH07193180A (ja) 樹脂封止型半導体装置
JPH07283356A (ja) 樹脂封止型回路装置の製造方法
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPS63181362A (ja) リ−ドフレ−ム
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JP2981309B2 (ja) 半導体装置
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0720924Y2 (ja) 半導体装置
JPS621239A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP3052633B2 (ja) 半導体装置
JPS60217640A (ja) 半導体装置
JPH06177188A (ja) 半導体装置
JPS62123753A (ja) リ−ドフレ−ムおよびそれを用いた樹脂封止型半導体装置
JPH05243456A (ja) 樹脂封止形半導体装置