JPS62169457A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS62169457A
JPS62169457A JP61010107A JP1010786A JPS62169457A JP S62169457 A JPS62169457 A JP S62169457A JP 61010107 A JP61010107 A JP 61010107A JP 1010786 A JP1010786 A JP 1010786A JP S62169457 A JPS62169457 A JP S62169457A
Authority
JP
Japan
Prior art keywords
lead
plating
wire
wire bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61010107A
Other languages
English (en)
Inventor
Kumiko Okano
岡野　久美子
Ichiro Anjo
安生　一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61010107A priority Critical patent/JPS62169457A/ja
Publication of JPS62169457A publication Critical patent/JPS62169457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造に用いるリードフレームに関
し、特に、コネクタワイヤのボンディング性やリードの
酸化および腐食を防止するなどのために、そのインナー
リードにメッキなどにより金属被膜を形成して成るリー
ドフレームの改良技術に関する。
〔従来の技術〕
半導体装置の製造釦用いられるリードフレームハ１例え
ば、鉄−ニッケル系合金や銅系合金などよりなる薄い金
属板を精密プレスやエツチング加工でバターニングする
ことＫよって形成され、半導体ペレットを取り付ける矩
形のタブと、このタブを支持する細いタブリードと、前
記タブの周囲に非接触で先端を臨ます複数のリードとを
有して成る。
かかるリードフレームを用いてなるレジンモールド型の
半導体装置は、リードフレームのタブ上に半導体ペレッ
トを取付け、かかるペレットの電極とタブの周囲に延在
するリード先端とを細い金属線などで構成されたコネク
タワイヤで接続し、かかるワイヤボンディング後に、レ
ジンをモールドする主要工程を経て得ることができる。
リードフレームのレジンでモールドされている部分は。
インナーリード（部）と称され、モールドの外部に引出
された部分はアウターリード（部）と称されている。
かかるリードフレームにあっては、コネクタワイヤのリ
ードとのボンディング性の向上やリードの酸化および腐
食の防止などのために、インナーリードのワイヤボンデ
ィング部にＡｇメッキなどによる表面処理が施される。
尚リードフレームに関し記載した文献の例としては、工
業調査会発行［電子材料Ｊ　１９８２年８月号第６９頁
〜７４頁及び同１９８４年８月号第６８〜７３頁並びに
特開昭５８−３５９４９号公報があげられる。
〔発明が解決しようとする問題点〕
このように、リードフレームのインナーリードのワイヤ
ボンディング部にＡｇメッキなどが施される場合におい
て当該メッキの際のメッキ流れによってアウターリード
部までメッキされてしまうと、半導体装置のＡｇマイグ
レーシｌンによる耐湿性不良やワイヤ間のシ璽−トなど
を生起することがある。
本発明の目的は、メッキなどが流れ出ししても。
Ａｇマイグレーションやワイヤショートなどの不良を防
止できるリードフレームを提供し、高信頼性の半導体装
置を得ることＫある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、インナーリードのワイヤボンディング部の外
側に溝を設けてなるものである。
〔作用〕
上記のごとき溝を設けることにより、メッキが流れ出し
して半導体装置の外側に流れて（・く際に、当該溝（メ
ッキが吸収されるので、Ａｇマイグレーションや当該メ
ッキの耐着によるリードやワイヤのり冒−トが防止され
る。
〔実施例〕
次に１本発明を１図面に示す実施例に基づいて説明する
。
第１図は本発明によるリードフレー・ムのインナーリー
ド部の要部を示し、インナーリード１のワイヤボンディ
ング部２に隣接して、Ｖ字溝３を有する。
このワイヤボンディング面２にはワイヤボンディング性
（接合性）の向上などを目的として、ＡｇメッキやＡｕ
メッキなどの表面処理が施されている。
このワイヤボンディング部２にはこの第１図では図示し
ていないが、コネクタワイヤがボンディングされる。
Ｖ字溝３は該ワイヤボンディング部２の外側に適宜の大
きさ、深さで構成される。
リードフレームは上記のごときメッキがワイヤボンディ
ング面のみならず、側壁にも耐着していることがある。
第２図に示す実施例は、かかる対策として、ワイヤボン
ディングされる面のみならず、インナーリード１の側面
側にも溝４を有してなる例を示す。
第３図はリードフレームの全体を示す平面因で。
このリードフレームは多連のリードフレームでそのユニ
ットの一つを示す。
８３図にて、５けタブで、このタブ５上には半導体ペレ
ットが１例えばＡｇペーストなどの接合材料により、固
着される。６はこのタブ５を支持しているタブリード、
７は内枠、８は外枠であり、また、９はダムでモールド
時のレジンの流れ止めなどの目的で設けられており、レ
ジンモールドは。
例えば、第３図点線で示すように、このダム９の内側に
行われる。
タブ５上の半導体ペレットの電極とインナーリード１の
先端のワイヤボンディング部との間がコネクタワイヤに
より電気的に接続される。
第３図にも示−ｊ　、ｊうに、本発明によるリードフレ
ーム１０では、七のインナーリード１に横方向の溝３が
設けられている。
第４図は本発明圧よるリードフレーム１０を用いてなる
半導体装置（レジンモールド型半導体装置）の−例を示
す。
第４図にて、１１は半導体ペレ７）、１２はレジンモー
ルド体、１３はコネクタワイヤである。
当該レジンにはエポキシ樹脂などが使用され。
該モールド体はトランスファーモールドなどにより形成
することができ、該モールド体１２により半導体ベレッ
ト１１は封止されている。本発明のリードフレームはレ
ジンモールド型の他各種の半導体装置に適用できる。
〔発明の効果〕
本発明によれば、ワイヤボンディング部からメッキが流
れてきても、溝に当該メッキが流れ込みする。したがっ
て、Ａｇマイグレーションや各リードおよび各コネクタ
ワイヤ間が当該メッキによりショートすることが防止さ
れ高信頼性の半導体装置を得ることができる。
本発明は特に、多ビンで、リード間の間隙が狭く、コネ
クタワイヤが接触し易い場合に有効であり、半導体装置
の外部側へのメッキの流出が横方向溝により吸収される
し、また、側壁に流れる当該メッキも側面に形成された
溝に吸収されるため、多ビン化に伴ない問題となるリー
ドショートやワイヤショートが防止される。
以上本発明者ｉ７よってなされｉ−発明を実施例にもと
づき具体的に説明したが１本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱１〜ない範囲で種々
変更可能であることはいうまでもない。
例えば、前記実施例では７字溝で例示したが、当該溝を
Ｕ字溝とするなど同様の目的を達成できるものであれば
、他の形態のものであってもよい。
本発明のリードフレームは各１形態の半導体装置に適用
することができる。
【図面の簡単な説明】
第１図は一実施例のインナーリード部の斜視図。 第２図は、他の実施例のインナーリード部の斜視図。 第３図はリードフし′−ムの平面図、 ｉ４図はレジン封止半導体装置の断面図である。 １・・・インナーリード、２・・・ワイヤボンディング
部、３・・・横方向ｎ（ｖ字溝）、４・・・側面溝、５
・・・タブ、６・・・タブリード、７・・・内枠、８・
・・外枠、９・・・ダム、】０・・・リードフレーム、
１１・・・ペレット。 １．２・・・レジンモ・・・ルド体、１３・・・コネク
タワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １、インナーリードのワイヤボンディング部の外側に横
    方向溝を設けて成ることを特徴とする半導体装置用リー
    ドフレーム。 ２、溝が、コネクタワイヤがボンディングされる側の面
    および側面に設けて成る、特許請求の範囲第１項記載の
    半導体装置用リードフレーム。
JP61010107A 1986-01-22 1986-01-22 半導体装置用リ−ドフレ−ム Pending JPS62169457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61010107A JPS62169457A (ja) 1986-01-22 1986-01-22 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61010107A JPS62169457A (ja) 1986-01-22 1986-01-22 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62169457A true JPS62169457A (ja) 1987-07-25

Family

ID=11741090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61010107A Pending JPS62169457A (ja) 1986-01-22 1986-01-22 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62169457A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202546A (ja) * 1986-02-28 1987-09-07 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
EP2284886A3 (en) * 2009-06-17 2013-02-27 LSI Corporation Lead frame design to improve reliability
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014143434A (ja) * 1999-06-30 2014-08-07 Renesas Electronics Corp 半導体装置
JP2015153987A (ja) * 2014-02-18 2015-08-24 株式会社デンソー モールドパッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4918591U (ja) * 1972-05-19 1974-02-16
JPS4945447B1 (ja) * 1968-11-01 1974-12-04
JPS56169338A (en) * 1980-05-30 1981-12-26 Hitachi Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945447B1 (ja) * 1968-11-01 1974-12-04
JPS4918591U (ja) * 1972-05-19 1974-02-16
JPS56169338A (en) * 1980-05-30 1981-12-26 Hitachi Ltd Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202546A (ja) * 1986-02-28 1987-09-07 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JP2014143434A (ja) * 1999-06-30 2014-08-07 Renesas Electronics Corp 半導体装置
JP2016105503A (ja) * 1999-06-30 2016-06-09 ルネサスエレクトロニクス株式会社 半導体装置
US9484288B2 (en) 1999-06-30 2016-11-01 Renesas Technology Corporation Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法
EP2284886A3 (en) * 2009-06-17 2013-02-27 LSI Corporation Lead frame design to improve reliability
US8869389B2 (en) 2009-06-17 2014-10-28 Lsi Corporation Method of manufacturing an electronic device package
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015153987A (ja) * 2014-02-18 2015-08-24 株式会社デンソー モールドパッケージ

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP2000003988A (ja) リードフレームおよび半導体装置
JPS60167454A (ja) 半導体装置
JPS62169457A (ja) 半導体装置用リ−ドフレ−ム
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JPS63104457A (ja) リ−ドフレ−ム
JP2696532B2 (ja) 半導体装置およびその製造方法
JPH03149865A (ja) リードフレーム
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JP2018014397A (ja) リードフレームおよび半導体装置
JP2004235237A (ja) 樹脂封止金型及びそれを用いた半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP2000091493A (ja) 表面実装型半導体装置
JPH05211261A (ja) 半導体装置
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPS63310149A (ja) 高集積化ｉｃ用パッケ−ジおよびその製造方法
JPH01255259A (ja) 樹脂封止型半導体装置
JPS61253840A (ja) 半導体装置
JP2003264268A (ja) 半導体装置用リードフレーム及び半導体装置
JPH03276737A (ja) 半導体装置
JPS5882543A (ja) レジンモ−ルド型半導体装置