JPS5882543A - レジンモ−ルド型半導体装置 - Google Patents

レジンモ−ルド型半導体装置

Info

Publication number
JPS5882543A
JPS5882543A JP57123842A JP12384282A JPS5882543A JP S5882543 A JPS5882543 A JP S5882543A JP 57123842 A JP57123842 A JP 57123842A JP 12384282 A JP12384282 A JP 12384282A JP S5882543 A JPS5882543 A JP S5882543A
Authority
JP
Japan
Prior art keywords
tab
lead
semiconductor device
resin
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57123842A
Other languages
English (en)
Inventor
Masatami Miura
三浦　雅民
Shuroku Sakurada
桜田　修六
Toshitaka Yamamoto
敏孝 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57123842A priority Critical patent/JPS5882543A/ja
Publication of JPS5882543A publication Critical patent/JPS5882543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、例えばプリント基板に装着されるなどして使
用されるのに好適表レジ／モールド型半導体装置に関す
るものである。
従来から、ダイオード、トランジスタ、サイリスタなど
の各種の半導体素子をレジンで気密封止する技術は知ら
れているが、従来のレジンモールド技術は、プリント基
板表どに半田付けにより装着するのに便利なレジンモー
ルド型半導体装置を得るＫＴｏｌ）若干の一点を有して
いる。
次に一例としてレジンモールド型サイリスタをとりあげ
て、従来技術の問題点を明らかにする。
第１図は、従来のレジンモールド型サイリスタの内部を
平面的に示すもので、半導体ペレット１は、サイリスタ
要素が内部に形成されたものであり、アノード面に於い
て放熱タブ２の所定の箇所にボンディングされておシ、
ペレット１のゲート部、カソード部とゲートリード５、
カソードリード４とはそれぞれ内部接続線７により電気
的に接続されている。ｔｉ、アノードリード３はアノー
ドタブ２と一体である。さらに半導体ペレット１とそれ
ぞれのリード３，４．５の接続部とを含む装置の要部は
レジン被覆体６によって被覆保護されている。なお、２
８．４ｍ、５ｍは、金メッキされた部分を示す。
アノードタブ２、アノードリード３、カソードリード４
、ゲートリード５けもともとは一体のリードフレームの
部分をなしていたものであり、レジンをモールディング
した後に截断機により分離されたものである。リードフ
レームの材質は熱及び電気伝導性の良好な鋼であり、そ
の板厚は截断が容易なように最大０．５ｍであるのが普
通である。
さて、截断分離後においてサイリスタはそのアノードタ
ブ２、及びリード３．４．５に対して何らかの表面処理
を施される必要がある。アノードタブ２、及びリード３
．４．５の表面処理としては通常外装スズメッキが施さ
れる。このスズメッキは歓断後のサイリスクを所定のバ
レルに数百個装填してそのバレルをメッキ液中で回転さ
せながらアノードタブ２、及びリード３．４．５に同時
にメッキするものである。
以上のような従来の外装スズメッキされたレジンモール
ド型サイリスタには、次のよう表問題点があった。
（１）外装スズメッキの加工費が高く、サイリスクの製
造原価が高くなる。
（２）外装スズメッキ中にタブ２、及びリード３゜４．
５が変形し後工程での特性検査及びプリント基板への取
り付は作業が困難となる。
（３）スズメッキ層は高湿の放置条件にて表面が硫化又
は酸化することがラシ、時にはプリント基板へ取シ付け
る際の半田付は作業に困難をきたすことがあシ、必ずし
も半田付き性対策の最善の処理とは言え犠め。
上記のような従来技術の欠点を解消する為Ｋ、従来より
種々の方法が考えられてい九がいずれも解決不可能な他
の欠点を有している。
例えば、上記問題点（１）、（２）を解決する為に、予
めリードフレームにスズメッキを施す方法が、あるが、
この方法は、４００１：’のベレットポンディング作業
に於いて、スズメッキ層が変質しアノードタブ２の外観
が非常に悪くなるという問題点を含んでいる。
また、上記の難点（１）、　（２）及び（３）を解消す
る為Ｋ、外装スズメッキの代りに、リード３，４．５に
半田ディツプを施す方法も考えられる−が、この方法に
ついては、アノードタブ２に表面処理が施されない為ア
ノードタブ２の外観が悪いこと、及び高湿の放置条件に
於いてアノードタブ２の表面酸化が速くなると言う欠点
がある。
さらに、上記難点（３）を解消する為、外装スズメッキ
後に半田ディツプをすることも考えられるが、これでは
、前記（１）の原価高の欠点を解決することはできない
。
本発明の目的は上記の従来技術の欠点を解消し、安価で
タブ、リードの変形もなく、さら罠リードの半田付き性
が良好な構造を有するレジンモールド型の半導体装置を
提供することにおる。
本発明の特徴は銅のタブの露出部分はニッケル層、銅リ
ードの露出部分は半田層となっていることにある。
上述したような従来技術の欠点を解消する為には、予め
リードフレームに表面処理を施すことが妥当であろうが
それがスズメッキでは前記した通９の欠点がある。一方
ニッケルメッキとしてもやはシベレットボンデイング時
に表面が酸化する。
この場合のニッケルの酸化は表面に薄く酸化ニッケルの
不動態化被膜ができるものヤある。この酸化ニッケル不
動態化被膜はアノードタブの外観を悪くするのではない
、むしろ不動態化被膜である為化学的に安定であり、素
地としての銅を環境から保護するものであ抄、アノード
タブにとっては好適と言える。しかし明らかなようにリ
ードにとっては重大な欠陥である。プリント基板に容易
に取り付ける為にはリードの半田付き性が良好でなけれ
ばならないが酸化ニッケル不動態化被膜が形成されてい
ると、当然半田付き性は悪い。その上、事前にリードに
フラックスを使用して半田ディツプしようとしても、不
動態化被膜は容易に除去されない。
本発明者等は、上記のニッケルメッキ層の性質を研究し
九結果、第２図の半導体装置を考案した。
第２図には、本発明の一実施例によるレジンモールド型
サイリスタを示しである。第２図において、アノード放
熱タブ２２の一部分にベレット２１をボンデインクする
とともに、ペレット２１−とカソードリード２４及びゲ
ートリード２５を金属細線からなる内部接続線２７によ
り接続した後、レジンモールドし、フレーム１０から裁
断分離したものである。前記したように１ボンディング
時の加熱処理により、リードフレーム１０は酸化し、ニ
ッケルメッキ層上には、酸化ニッケル不動態化被膜が形
成される。一点鎖線にて包囲された部分は、適当な合成
樹脂からなるレジン被覆体２６により被覆保護される。
リード２３．２４．２５に半田ディツプを施した状態が
ドツトにより示され。
でいる。なお、２２８，２４８，２５１は金メツキ部、
２２ｂ、２３ｂ、２４ｂ、２５ｂはニッケルメッキ部で
ある。
上記した本発明によれば、アノードタブ２２に予めニッ
ケルメッキが施されており、リード２３゜２４．２５に
半田ディツプを施すので、外装スズメッキを行なう必要
がなくなる。
したがって加工費が安価となり、著しい原価低減が可能
となる。を九、リード２３，２４．２５の半田デイツプ
作業はスズメッキとは異なり、装置に衝撃を与えないの
で、タブ２２、リード２４゜２５は変形することがなく
、後工程での特性検査及びプリント・基板への取シ付は
作業が容易となる。
さらにアノードタブ２２は酸化ニッケル不動態化被膜で
覆われている為、化学的安定性が向上する。
リード２３，２４．！５ａ半田ディップされているので
、当然半田付き性は良好であり、プリント基板への取り
付は作業も容易となる。
ＩＪ−）’フレームにおいて、レジンモールド後ニッケ
ルメッキ部２２ｂを有するタブ側を截断するより先にリ
ード側を截断する。これらの複数のサイリスクの各々の
リード２Ｂ、２４．２５を同時に半田ディツプし次に個
々のサイリスタとなるようタブ側を截断し完成品とする
。
かかる実施例によれば、半田ディツプの際に生じる装置
への熱によるストレスが減少する。なぜならば、タブ側
を截断する前の状態で半田ディッピングを行なう為、タ
ブ側が放熱板の働きをするからである。また、作業効率
もよく、より一層の原価低減も可能である。
上記した実施例は主としてサイリスタに関して述べられ
たが、本発明は、それＫのみ限定されず、他のダイオー
ド、トランジスタ、集積回路素子等をレジンモールドす
る場合にも有効に利用できるものである。
本発明によれば、半導体装置の外装加工費が安く、シた
がって安価で、さらにタブ及びリードの変形がなぐなり
、これによシ自動化ラインを構成することも容易に可能
となる。その上、リードの半田付き性が良好となる効果
も得られる。
【図面の簡単な説明】
第１図は、従来のレジンモールド型サイリスタの内部を
示す平面図、第２図は、本発明の一実施例になるレジン
モールド型サイリスタのそれぞれ内部及び外部を示す平
面図である。

Claims (1)

    【特許請求の範囲】
  1. １、たがいに各々の一端部を近接させるようＫはぼ平面
    的に配置されたいずれも銅製の放熱用タブ部材及び電極
    引出用リード部材と、前記タブ部材の前記近接端部の近
    傍の一部分に導電的に固着された半導体素子ペレットと
    、このペレットの一部分を前記リード部材の前記近接端
    部の近傍の一部分に導電接続する内部接続線と、前記ペ
    レットを含めて前記タブ部材及びリード部材の各々の前
    記近接端部及びその近傍部分を外気からしゃ断すべく気
    密的におおうレジン被覆体とをそなえたレジンモールド
    型半導体装置において、前記レジン被覆体から露呈され
    た前記タブ部材の露出部分はニッケル層で、前記レジン
    被覆体から露呈された前記リード部材の露出部分は半田
    層であることを特徴とするレジンモールド型半導体装置
    。
JP57123842A 1982-07-15 1982-07-15 レジンモ−ルド型半導体装置 Pending JPS5882543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57123842A JPS5882543A (ja) 1982-07-15 1982-07-15 レジンモ−ルド型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57123842A JPS5882543A (ja) 1982-07-15 1982-07-15 レジンモ−ルド型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9681876A Division JPS5322365A (en) 1976-08-13 1976-08-13 Resin mold type semiconductor device and its production

Publications (1)

Publication Number Publication Date
JPS5882543A true JPS5882543A (ja) 1983-05-18

Family

ID=14870732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57123842A Pending JPS5882543A (ja) 1982-07-15 1982-07-15 レジンモ−ルド型半導体装置

Country Status (1)

Country Link
JP (1) JPS5882543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996005615A1 (de) * 1994-08-10 1996-02-22 Doduco Gmbh + Co. Träger aus einem kunststoff für eine elektronische schaltung mit bondbaren kontaktstiften

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996005615A1 (de) * 1994-08-10 1996-02-22 Doduco Gmbh + Co. Träger aus einem kunststoff für eine elektronische schaltung mit bondbaren kontaktstiften

Similar Documents

Publication Publication Date Title
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US6465734B2 (en) Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH04134852A (ja) リードフレーム
JPS5882543A (ja) レジンモ−ルド型半導体装置
JPS61183950A (ja) 半導体用リ−ドフレ−ムの製造方法
JPH0590465A (ja) 半導体装置
JPS6097654A (ja) 封止型半導体装置
JPS637029B2 (ja)
JPS62169457A (ja) 半導体装置用リ−ドフレ−ム
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0214558A (ja) 半導体集積回路装置
JP3013611B2 (ja) 半導体装置の製造方法
JPS5930535Y2 (ja) 半導体装置
JPH04162466A (ja) 半導体装置用リードフレーム
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPH04346257A (ja) 半導体用リードフレームの製造方法
JPH04180244A (ja) Ｉｃパッケージ
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ
JPS61131554A (ja) 半導体装置の外装方法
JPS6347343B2 (ja)
JPH01255259A (ja) 樹脂封止型半導体装置
JPH0553310B2 (ja)