JPS63110661A - 半導体集積回路用樹脂封止形パツケ−ジ - Google Patents
半導体集積回路用樹脂封止形パツケ−ジInfo
- Publication number
- JPS63110661A JPS63110661A JP25640986A JP25640986A JPS63110661A JP S63110661 A JPS63110661 A JP S63110661A JP 25640986 A JP25640986 A JP 25640986A JP 25640986 A JP25640986 A JP 25640986A JP S63110661 A JPS63110661 A JP S63110661A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- outer lead
- resin
- semiconductor integrated
- seal section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 22
- 239000011347 resin Substances 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000007789 sealing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000011056 performance test Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路用樹脂封止形パッケージに関
するものである。
するものである。
第３図は従来の半導体集積回路用樹脂封止形パッケージ
を示すもので、ここではいわゆる５ＯＰ（Ｓｍａｌｌ
０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）と称さ几るものであ
る。同図において、（１）は半導体集積回路チップおよ
びその周辺を被う樹脂封止部、（２）は上記樹脂封止部
（１）の側面からかに足状に引き出された複数の外部リ
ード端子である。これは、半纒体集枳回路チップ載置用
のアイランドや該チップから外部へ電気接続するための
インナーリードからなるリードフレーム（図示せず）を
エポキシ樹脂（１）で射出成形した後、外部リード端子
（２）等を第１図のように最終形状に加工してなるもの
である。
を示すもので、ここではいわゆる５ＯＰ（Ｓｍａｌｌ
０ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）と称さ几るものであ
る。同図において、（１）は半導体集積回路チップおよ
びその周辺を被う樹脂封止部、（２）は上記樹脂封止部
（１）の側面からかに足状に引き出された複数の外部リ
ード端子である。これは、半纒体集枳回路チップ載置用
のアイランドや該チップから外部へ電気接続するための
インナーリードからなるリードフレーム（図示せず）を
エポキシ樹脂（１）で射出成形した後、外部リード端子
（２）等を第１図のように最終形状に加工してなるもの
である。
つぎに、実装方法について第４図で説明する。
ＰＣＢ等の絶縁性基板（３）上にメタライズ等の方法で
設けられたマウントパッドと呼ばれるろう何月Ｗ Ｗ
（４）の上に、ろう材、たとえばクリーム状半田を塗布
した後、半導体集積回路用樹脂封止形パッケージの外部
リード端子（２）の先端側で構成された被ろう付部を載
置した後、クリーム半田を加熱溶解させて外部リード端
子（２）の被ろう付部（２ａ）を上記′成極（４）に電
気的に接続固定する。
設けられたマウントパッドと呼ばれるろう何月Ｗ Ｗ
（４）の上に、ろう材、たとえばクリーム状半田を塗布
した後、半導体集積回路用樹脂封止形パッケージの外部
リード端子（２）の先端側で構成された被ろう付部を載
置した後、クリーム半田を加熱溶解させて外部リード端
子（２）の被ろう付部（２ａ）を上記′成極（４）に電
気的に接続固定する。
従来の十等体集槓回路用回脂封止形パッケージは以上の
ように構成されているので、特性試験や運搬の際に、樹
脂封止部（１）から引き出されている外部リード端子（
２）が変形しやすい。このため、特性試験時には特別な
治具を使用し、運搬時等にも特別の容器を準備して外部
リード端子（２）が変形しないように細心の注意を払う
必要がある。外部リード端子（２）の変形があれば、所
定のろう付用電極（４）からずれて短絡事故を招いたシ
するおそれがある。このような問題は、第５図に示す、
いわゆるＰ Ｌ ＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅ
ｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ ）と称されるもの
、さらにはＱ Ｆ Ｐ （Ｑｕａｄ ＦｌａｔＰａｃ
ｋａｇｅ ）やＳ ＯＪ （Ｓｍａｌｌ ０ｕｔｌｉｎ
ｅ Ｊ・１ｅａｄ）についても同様に有している。
ように構成されているので、特性試験や運搬の際に、樹
脂封止部（１）から引き出されている外部リード端子（
２）が変形しやすい。このため、特性試験時には特別な
治具を使用し、運搬時等にも特別の容器を準備して外部
リード端子（２）が変形しないように細心の注意を払う
必要がある。外部リード端子（２）の変形があれば、所
定のろう付用電極（４）からずれて短絡事故を招いたシ
するおそれがある。このような問題は、第５図に示す、
いわゆるＰ Ｌ ＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅ
ｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ ）と称されるもの
、さらにはＱ Ｆ Ｐ （Ｑｕａｄ ＦｌａｔＰａｃ
ｋａｇｅ ）やＳ ＯＪ （Ｓｍａｌｌ ０ｕｔｌｉｎ
ｅ Ｊ・１ｅａｄ）についても同様に有している。
この発明は、上記のような間通点を解消するためになさ
れたもので、従来と同様の方法で実装でき、しかも′ｊ
Ａ造時や運搬時等に外部リード端子が変形するおそれの
ない半導体集積回路用樹脂封止形パッケージを提供する
ことを目的とする。
れたもので、従来と同様の方法で実装でき、しかも′ｊ
Ａ造時や運搬時等に外部リード端子が変形するおそれの
ない半導体集積回路用樹脂封止形パッケージを提供する
ことを目的とする。
この発明に係る半導体集積回路用樹脂封止形パッケージ
は、半導体集積回路チップおよびその周辺を被覆する第
１の樹脂封止部と、この第１の樹脂封止部から引き出さ
れた外部リード端子の大部分を第２の樹脂封止部で被覆
して、上記外部リード端子の被ろう付部の板厚以下の部
分だけを露出させるようにしたものである。
は、半導体集積回路チップおよびその周辺を被覆する第
１の樹脂封止部と、この第１の樹脂封止部から引き出さ
れた外部リード端子の大部分を第２の樹脂封止部で被覆
して、上記外部リード端子の被ろう付部の板厚以下の部
分だけを露出させるようにしたものである。
この発明においては、第２の樹脂封止によって外部リー
ド端子は、被ろう付部の板厚よシ少ない部分だけが外部
に露出しているだけであるため。
ド端子は、被ろう付部の板厚よシ少ない部分だけが外部
に露出しているだけであるため。
外部からの力によって外部リード端子が変形するおそれ
がなくなシ、シたがって試験時や運搬時等に特別な注意
を払ったシ、治具を用意する必要がなくなる。
がなくなシ、シたがって試験時や運搬時等に特別な注意
を払ったシ、治具を用意する必要がなくなる。
以下、この発明の一実施例を図面によって説明する。
第１図および第２図はそれぞれこの発明に係る半導体集
積回路用樹脂封止形パッケージが適用されたＳＯＰタイ
プのものの例を示すものであシ、従来のものと同一部所
には同一符号を付して説明を省略する。
積回路用樹脂封止形パッケージが適用されたＳＯＰタイ
プのものの例を示すものであシ、従来のものと同一部所
には同一符号を付して説明を省略する。
同図に２いて、（５）は第２の樹脂封止部であシ。
外部リード端子（２）における被ろう付部（２ａ）の板
厚以下の部分（２０ａ）が露出する状態で、上記第１の
１ガ脂封上部（１）の上面のみを残した大部分と外部リ
ード端子（２）とを被覆している。勿論、第２の樹脂封
止部（５）で第１の樹脂封止部（１）のすべてを被覆し
てもよい。
厚以下の部分（２０ａ）が露出する状態で、上記第１の
１ガ脂封上部（１）の上面のみを残した大部分と外部リ
ード端子（２）とを被覆している。勿論、第２の樹脂封
止部（５）で第１の樹脂封止部（１）のすべてを被覆し
てもよい。
上記パッケージを基板（第４図）に実装する場合は、従
来と同様に半田のようなろう材を使用し、外部リード端
子（２）の被ろう付部（２ａ）の露出部（２０ａ）下面
で接合させればよい。
来と同様に半田のようなろう材を使用し、外部リード端
子（２）の被ろう付部（２ａ）の露出部（２０ａ）下面
で接合させればよい。
ここで、上記外部リード端子（２）の大半が第２の樹脂
封止部（５）で被覆されているから、特性試験時や運搬
時等に外部リード端子（２）に外力が付勢されても、上
記第２の樹脂封止部（５）によってこの外部リード端子
（２）が変形するのが阻止され、したがって、実装状態
での短絡事故等のおそれもなくなる。
封止部（５）で被覆されているから、特性試験時や運搬
時等に外部リード端子（２）に外力が付勢されても、上
記第２の樹脂封止部（５）によってこの外部リード端子
（２）が変形するのが阻止され、したがって、実装状態
での短絡事故等のおそれもなくなる。
なお、上記実施例では、外部リード端子（２）の被ろう
付部（２ａ）が先端側で構成されたもので説明したが、
この構成に限定されるものではなく、またＳＯＰタイプ
のもの以外のＰＬＣＣタイプのもの等にも適用できるも
のである。
付部（２ａ）が先端側で構成されたもので説明したが、
この構成に限定されるものではなく、またＳＯＰタイプ
のもの以外のＰＬＣＣタイプのもの等にも適用できるも
のである。
以上のようにこの発明によれば、外部リード端子の被ろ
う付部の板厚以下の部分を残してこの外部リード端子お
よび第１の樹脂封止部のほぼ全体を第２の樹脂封止部で
被覆したから、外力による外部リード端子の変形のおそ
れがなくなシ、電気特性試験や運搬時の外部リード端子
変形対策が不要となシ、シかも実装状態の適正化が図れ
、信頼性の向上を確約できる効果がある。
う付部の板厚以下の部分を残してこの外部リード端子お
よび第１の樹脂封止部のほぼ全体を第２の樹脂封止部で
被覆したから、外力による外部リード端子の変形のおそ
れがなくなシ、電気特性試験や運搬時の外部リード端子
変形対策が不要となシ、シかも実装状態の適正化が図れ
、信頼性の向上を確約できる効果がある。
第１図はこの発明に係る半導体集積回路用樹脂封止形パ
ッケージが進用されたＳＯＰタイプの一例を示す斜視図
、第２図は第１図のもののＡ−Ａ腺に沿った断面図、第
３図は従来の半導体集積回路用樹脂封止形パッケージの
ＳＯＰタイプのものを示す斜視図、第４図は第３図のも
のの実装方法の説明図、第５図は従来の半導体業種回路
用樹脂封止形パッケージのＰＬＣＣタイプのものを示す
斜視図である。 （１）・・・第１の樹脂封止部、（２）・・・外部リー
ド端子、（２ａ）・・・被ろう何部、（５）・・・第２
の樹力旨封止部、（２０ａ）・・・露出部分。 なお１図中、同一符号は同一もしくは相当部分を示す。
ッケージが進用されたＳＯＰタイプの一例を示す斜視図
、第２図は第１図のもののＡ−Ａ腺に沿った断面図、第
３図は従来の半導体集積回路用樹脂封止形パッケージの
ＳＯＰタイプのものを示す斜視図、第４図は第３図のも
のの実装方法の説明図、第５図は従来の半導体業種回路
用樹脂封止形パッケージのＰＬＣＣタイプのものを示す
斜視図である。 （１）・・・第１の樹脂封止部、（２）・・・外部リー
ド端子、（２ａ）・・・被ろう何部、（５）・・・第２
の樹力旨封止部、（２０ａ）・・・露出部分。 なお１図中、同一符号は同一もしくは相当部分を示す。
Claims (1)
- （１）、半導体集積回路チツプおよびその周辺を被覆す
る第１の樹脂封止部と、この第１の樹脂封止部から引き
出された外部リード端子と、上記外部リード端子の被ろ
う付部の板厚以下の部分のみが露出する状態でこの外部
リード端子と上記第１の樹脂封止部のほぼ全体を被覆す
る第２の樹脂封止部とを備えたことを特徴とする半導体
集積回路用樹脂封止形パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25640986A JPS63110661A (ja) | 1986-10-27 | 1986-10-27 | 半導体集積回路用樹脂封止形パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25640986A JPS63110661A (ja) | 1986-10-27 | 1986-10-27 | 半導体集積回路用樹脂封止形パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63110661A true JPS63110661A (ja) | 1988-05-16 |
Family
ID=17292279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25640986A Pending JPS63110661A (ja) | 1986-10-27 | 1986-10-27 | 半導体集積回路用樹脂封止形パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101154A (ja) * | 1989-09-13 | 1991-04-25 | Toshiba Corp | 多重モールド型半導体装置及びその製造方法 |
| GB2255953A (en) * | 1990-08-28 | 1992-11-25 | Lsi Logic Europ | Packaging of electronic devices |
-
1986
- 1986-10-27 JP JP25640986A patent/JPS63110661A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101154A (ja) * | 1989-09-13 | 1991-04-25 | Toshiba Corp | 多重モールド型半導体装置及びその製造方法 |
| GB2255953A (en) * | 1990-08-28 | 1992-11-25 | Lsi Logic Europ | Packaging of electronic devices |
| GB2255953B (en) * | 1990-08-28 | 1994-06-22 | Lsi Logic Europ | Packaging of electronic devices |
| US5338899A (en) * | 1990-08-28 | 1994-08-16 | Lsi Logic Corporation | Packaging of electronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897602A (en) | Electronic device package with peripheral carrier structure of low-cost plastic | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| KR20050066999A (ko) | 반도체장치 및 그 제조방법 | |
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| KR0185247B1 (ko) | 수지 밀봉형 반도체 소자의 제조 방법 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| KR940006580B1 (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| JPH09129796A (ja) | 半導体装置 | |
| JPH03185754A (ja) | 半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| KR0134816Y1 (ko) | 다면 패키지 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH01209751A (ja) | リードフレーム | |
| JPH0513011Y2 (ja) | ||
| JPH02106062A (ja) | 半導体装置 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPH033354A (ja) | 半導体装置 | |
| JPH02146740A (ja) | 半導体装置 | |
| JPH0493059A (ja) | 半導体パッケージ | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 |