JPS6347343B2 - - Google Patents

Info

Publication number
JPS6347343B2
JPS6347343B2 JP57147317A JP14731782A JPS6347343B2 JP S6347343 B2 JPS6347343 B2 JP S6347343B2 JP 57147317 A JP57147317 A JP 57147317A JP 14731782 A JP14731782 A JP 14731782A JP S6347343 B2 JPS6347343 B2 JP S6347343B2
Authority
JP
Japan
Prior art keywords
plating layer
nickel plating
lead frame
copper
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57147317A
Other languages
English (en)
Other versions
JPS5936953A (ja
Inventor
Osamu Yoshioka
Norio Okabe
Sadao Nagayama
Yoshinori Bando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP14731782A priority Critical patent/JPS5936953A/ja
Publication of JPS5936953A publication Critical patent/JPS5936953A/ja
Publication of JPS6347343B2 publication Critical patent/JPS6347343B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】
本発明は半導体用リードフレームに関する。 一般に半導体装置組み立てに際しては、リード
フレームを用意したあと、このリードフレーム上
半導体接着部分にSi等半導体素子(以下単に「素
子」という)をろう接するダイボンド作業と、前
記素子とリードフレームの外部端子とをAu、Al
等の細線で結線するワイヤボンド作業とが行われ
る。このことから、リードフレームのダイボンド
およびワイヤボンド部分には予めAu、Agなどろ
う接金属のメツキ層が設けられるが、Au、Agメ
ツキ層はこれを銅または銅合金リードフレーム上
に直接設けた場合、ダイボンドおよびワイヤボン
ドの際の加熱雰囲気(最高500℃)により前記銅
がメツキ層中に熱拡散することによつて変色し、
半導体素子の特性を低下させることになる。 この対策として、リードフレーム上にニツケル
メツキ層を下地として設け、このニツケルメツキ
層により銅の熱拡散を抑制することが一般的に行
われる。この場合ニツケルメツキ層は半導体装置
組立の際の熱による銅の酸化を防止する意味か
ら、第3図に示すようにリードフレームの全面に
ニツケルメツキ層2を設けるか、あるいは第4図
に示すようにAuあるいはAgめつき層3の下地部
分にのみニツケルメツキ層2を設けるかするのが
普通である。第3図および第4図において、1は
銅または銅合金製基体、3はAuまたはAgメツキ
層である。 一方、半導体装置には、樹脂封止領域外にリー
ドフレームの外部リードと放熱板をそれぞれ露出
させた構成のもの(前者)と、樹脂封止領域外に
外部リードだけ露出させた、放熱板を有しないか
樹脂内部に生め込んだ構成のもの(後者)とがあ
る。何れも、外部リードには、普通電子部品とし
ての接続性を持たせるために、表面に半田メツキ
層が設けられる。 ここで、後者の半導体装置においては、Auあ
るいはAgメツキ層で覆われる部分以外はワイヤ
ボンドおよびダイボンドの際の熱により酸化して
変色膜を形成するものの、変色膜はほとんど樹脂
又は半田メツキ層で覆われたところにあつて表面
化されないことから、製品外観上は問題がない。 しかし、前者の半導体装置においては、同じよ
うに酸化して変色膜を形成したとき、樹脂封止領
域外に露出させた放熱板の変色膜が製品の碍管上
問題となる。 このことから、このような半導体装置において
は、第3図のようにリードフレーム全面にニツケ
ルメツキ層を設けて熱による変色膜の形成を防止
している。 ところが、その全面にニツケルメツキ層を設け
たリードフレームにおいては、特に外部リードは
硬いニツケルメツキ層の存在により曲げるとニツ
ケルメツキ層にクラツクが発生するなど耐曲げ性
が低下し、また酸化に対して安定なニツケルメツ
キ層の存在により半田メツキ層を設ける際の前処
理が難しくなる欠点が認られ、これが要因となつ
て半導体装置の信頼性を低下させる場合のあるこ
とが分つた。 本発明の目的は、前記した従来技術の欠点を解
消し、樹脂封止領域外に露出した放熱板があつて
も製品外観を悪化させることなく、外部リードに
ついては耐曲げ性および半田付性を向上させるこ
とができる半導体用リードフレームを提供するこ
とにある。 すなわち、本発明の要旨は、樹脂封止領域外に
リードフレームの外部リードとに放熱面をそれぞ
れ露出させた構成の半導体装置において用いられ
るリードフレームにおいて、銅または銅合金を基
体とし、基体上外部リードを除くかつ放熱板を含
む全面にニツケルメツキ層を設け、さらに前記ニ
ツケルメツキ層上半導体素子接着部分にAu、Ag
等ろう接金属のメツキ層を前記ニツケルメツキ層
よりも狭い範囲に限定して設けたことを特徴とす
る半導体用リードフレームにある。 次に添付図面を参照して本発明半導体用リード
フレームの実施例を説明する。 第1図において、打抜き前の無酸素銅からなる
基体1上に、外部リード部分を除く全面にニツケ
ルメツキ層2を設け、さらにその上の半導体素子
接着部分に前記ニツケルメツキ層2より狭い範囲
で部分Agメツキ層3を設け、リードフレームを
作成した。 ニツケルメツキ層2およびAgメツキ層3の形
成に際しての部分メツキ方法としては、プラスチ
ツクテープによるマスキングテープ法を採用し
た。即ち、基体上にニツケルメツキ必要個所を残
してテープによるマスキングを行つたあと脱脂、
洗浄等の前処理工程で銅面を活性化し、光沢Ni
メツキ浴(ワツト浴に光択剤ユージライト#66を
添加)を通してニツケルメツキ層2を2μ設ける。
このニツケルメツキ層2を乾燥後再びマスキング
テープ法によりAgメツキ必要個所を残してテー
プによりマスキングし、ニツケルメツキ面を活性
化したあと、低銅濃度浴による銅下地、低銀濃度
浴による銀下地を順次設けてからAgメツキ層3
を3μ設けた。最後にマスキングテープを基体1
から剥離し、第1図にみられる如きリードフレー
ムを作成した。 一方、従来例として第3図および第4図に示さ
れる構成のリードフレームを夫々実施例と同様の
メツキ条件により作成した。従つてこれらのリー
ドフレームにおいても、ニツケルメツキ層2は
2μ、Agメツキ層3は3μである。 第5図は上記実施例に基づくリードフレームを
所定の形状に打ち抜き、外部リード4および放熱
板5を形成し、樹脂封止6によつて組立てられる
半導体装置の構造の概要を示すものである。第6
図は同様第3図の従来例に基づくリードフレーム
を用いて組立てられた半導体装置の構造の概要を
示すものである。 下表は次の試験方法に基づき、実施例(第1
図)および従来例(第3図および第4図)につい
て評価したものである。 (1) 耐曲げ性 半導体装置の外部リードに対して0.5Rで90゜
繰り返し曲げを行い、外部リードが破断するま
での回数をもつて判定した。 (2) 半田付性 外部リードに対し、MILSTD202D28Bに基
づき半田ぬれ面積を測定し、次の通り判定し
た。 ○:90%以上のぬれ面積 △:80%以上90%未満のぬれ面積 ×:80%未満のぬれ面積 (3) 耐変色性 半導体装置の加熱板に対し大気中400℃、3
分間加熱後、放熱板の変色状況を次の通り判定
した。
【表】 ×:変色あり
本発明の応用例としては、次のようなことが考
えられる。まず、半導体用リードフレームとして
は、打抜きの作業性および生産性向上の面から、
一枚の基体上に2つあるいは4つの複数メツキパ
ターンを形成し、これを同時に打抜いて複数のリ
ードフレームを形成する場合が考えられる。 その具体例としては、例えば第2図に示すよう
に基体1上にやや広幅の部分ニツケルメツキ層2
を設け、その上に2条のAgメツキ層3を設けた
リードフレームが考えられる。 実施例に採用されたAgメツキはろう接金属の
メツキ層の一例であり、このほかにはAuメツキ、
Snメツキ、半田メツキあるいはこれらを組み合
せた複層メツキなどが考えられる。 ニツケルメツキは方法として電気ニツケルメツ
キ、化学ニツケルメツキのどちらでも良く、また
メツキ構造としては単一金属のメツキのほかに合
金メツキ、複層メツキとすることもできる。 本発明の効果は、上記表から明らかなように、
リードフレームの構成として、銅または銅合金基
体上外部リードを除くかつ放熱板を含む全面にニ
ツケルメツキ層を設け、さらにその上の半導体素
子接着部分にAu、Ag等ろう接金属のメツキ層を
前記ニツケルメツキ層よりも狭い範囲に限定して
設けるという構成をとることにより、放熱板など
の酸化による変色の問題についてはニツケルメツ
キ層によりこれを防止することができ、その結果
製品の外観を悪化させずにすみ、又外部リードに
ついてはそこだけニツケルメツキ層を設けないこ
とにより耐曲げ性並びに半田付性を向上させるこ
とができ、その結果全体として、この種半導体装
置の信頼性を確実に向上させることができるとい
う点にある。
【図面の簡単な説明】
第1図イは本発明の一実施例に係る半導体用リ
ードフレームの部分平面図、第1図ロは同側部断
面図、第2図イは本発明の他の実施例に係る半導
体用リードフレームの部分平面図、第2図ロは同
側部断面図、第3図イ,ロおよび第4図イ,ロは
夫々従来例説明図、第5図イは本発明の一実施例
に係る半導体装置の平面図、第5図ロは同側部断
面図、第6図イ,ロは夫々従来例説明図である。 1:基体、2:ニツケルメツキ層、3:Agメ
ツキ層、4:外部リード、5:放熱板、6:樹脂
封止。

Claims (1)

    【特許請求の範囲】
  1. 1 樹脂封止領域外にリードフレームの外部リー
    ドと放熱板をそれぞれ露出させた構成の半導体装
    置において用いられる前記リードフレームにおい
    て、銅または銅合金を基体とし、基体上外部リー
    ドを除くかつ放熱板を含む全面にニツケルメツキ
    層を設け、さらに前記ニツケルメツキ層上半導体
    素子接着部分にAu、Agなどろう接金属メツキ層
    を前記ニツケルメツキ層よりも狭い範囲に限定し
    て設けたことを特徴とする半導体用リードフレー
    ム。
JP14731782A 1982-08-25 1982-08-25 半導体用リ−ドフレ−ム Granted JPS5936953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14731782A JPS5936953A (ja) 1982-08-25 1982-08-25 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14731782A JPS5936953A (ja) 1982-08-25 1982-08-25 半導体用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5936953A JPS5936953A (ja) 1984-02-29
JPS6347343B2 true JPS6347343B2 (ja) 1988-09-21

Family

ID=15427449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14731782A Granted JPS5936953A (ja) 1982-08-25 1982-08-25 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5936953A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68923024T2 (de) * 1988-03-28 1995-11-02 Texas Instruments Inc Leiterrahmen mit verminderter Korrosion.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596662A (en) * 1979-01-17 1980-07-23 Toshiba Corp Electronic component member

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596662A (en) * 1979-01-17 1980-07-23 Toshiba Corp Electronic component member

Also Published As

Publication number Publication date
JPS5936953A (ja) 1984-02-29

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
JP3685793B2 (ja) 半導体集積回路装置の製造方法
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US7788800B2 (en) Method for fabricating a leadframe
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JPH0249021B2 (ja)
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
JPS6347343B2 (ja)
JP2858197B2 (ja) 半導体装置用リードフレーム
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JPH0410699Y2 (ja)
JP3173215B2 (ja) ハイブリッドicのリードフレームの位置決め構造及びハイブリッドicの製造方法
JPH04137552A (ja) リードフレーム
JPH10313087A (ja) 電子部品用リード材
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JPH0216761A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS6193654A (ja) 樹脂封止型半導体装置
JPH03206633A (ja) 半導体装置
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
JPH05211261A (ja) 半導体装置
JPS5882543A (ja) レジンモ−ルド型半導体装置
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法