JPS5936953A - 半導体用リ−ドフレ−ム - Google Patents
半導体用リ−ドフレ−ムInfo
- Publication number
- JPS5936953A JPS5936953A JP14731782A JP14731782A JPS5936953A JP S5936953 A JPS5936953 A JP S5936953A JP 14731782 A JP14731782 A JP 14731782A JP 14731782 A JP14731782 A JP 14731782A JP S5936953 A JPS5936953 A JP S5936953A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel plating
- lead frame
- plated layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体用り一１フレームに関する。
一般に半導体装置組立てに際しては、リードフレームを
用意したあと、とのり−ｌ−″フレーム上半♂上半２治 子」という）をろう接するダイゼンＰ作業と、Ｗｉｔ記
素子とＩＪ−１’フレームの外部端子とをＡｕ。
用意したあと、とのり−ｌ−″フレーム上半♂上半２治 子」という）をろう接するダイゼンＰ作業と、Ｗｉｔ記
素子とＩＪ−１’フレームの外部端子とをＡｕ。
Ａｆ！．等の１１１１１線で結線するワイヤボンド作業
とが行われる。このことからリードフレームのグイｓ？
ｙドおよびワイヤボンド部分には予めＡｕ，Ａｇ等ろ
う接金属のメッキ層が設けられるが、Ａｕ，Ａｇメッキ
層はこれを銅または銅合金リードフレーム上に直接設け
た賜金、ダイボンドおよびワイヤボンｒの際の加ｒＡ雰
囲気（最高５００℃）により前６ピ銅がメッキ層中に熱
拡散するた帖唆色し半導体素子の特性を低下させること
になる。
とが行われる。このことからリードフレームのグイｓ？
ｙドおよびワイヤボンド部分には予めＡｕ，Ａｇ等ろ
う接金属のメッキ層が設けられるが、Ａｕ，Ａｇメッキ
層はこれを銅または銅合金リードフレーム上に直接設け
た賜金、ダイボンドおよびワイヤボンｒの際の加ｒＡ雰
囲気（最高５００℃）により前６ピ銅がメッキ層中に熱
拡散するた帖唆色し半導体素子の特性を低下させること
になる。
この対策としてリードフレーム」−にニッケルメッキ層
を下地として設け、銅の熱拡散を抑制することが一般的
に行われる。この場合ニッケルメッキ層は半導体装置組
立の際の熱による銅の酸化を防止する意味から、第３図
に示すようにリードフレームの全面にニッケルメッキ層
２を設けるか、あるいは第４図に示すようにＡｕあるい
はＡｇメッキ層３の下地部分にのみニッケルメッキ層２
を設けるかする。第３図および第４図において、１は銅
または銅合金製基体、３はＡｕｉたはＡｇメッキ層であ
る。
を下地として設け、銅の熱拡散を抑制することが一般的
に行われる。この場合ニッケルメッキ層は半導体装置組
立の際の熱による銅の酸化を防止する意味から、第３図
に示すようにリードフレームの全面にニッケルメッキ層
２を設けるか、あるいは第４図に示すようにＡｕあるい
はＡｇメッキ層３の下地部分にのみニッケルメッキ層２
を設けるかする。第３図および第４図において、１は銅
または銅合金製基体、３はＡｕｉたはＡｇメッキ層であ
る。
一方、半導体装置にはり−Ｐフレームの外部リードとと
もに放熱面を樹脂封止の外に露出させてなるものがある
が、半導体装置はこのような外観からもいくつかの種類
に一区別することができる。
もに放熱面を樹脂封止の外に露出させてなるものがある
が、半導体装置はこのような外観からもいくつかの種類
に一区別することができる。
外部リードは普通電子部品としての接続性を持たせるた
めに表面に半田メッキ層が設けられる。
めに表面に半田メッキ層が設けられる。
外部リードだけが樹脂封止の外に露出された、つまり放
熱面を治しない半導体装置においては、ワイヤボンドお
よびダイヂン１の際の熱によりＡｕあるいはＡｇメッキ
層を有しないリードフレーム部分が酸化し変色膜を形成
するが、かかる部分けほとんど樹脂あるいは半田で〜わ
れるだめ製品外観上問題がない。
熱面を治しない半導体装置においては、ワイヤボンドお
よびダイヂン１の際の熱によりＡｕあるいはＡｇメッキ
層を有しないリードフレーム部分が酸化し変色膜を形成
するが、かかる部分けほとんど樹脂あるいは半田で〜わ
れるだめ製品外観上問題がない。
しかし、外部リードとともに放熱面を樹脂封止の外に露
出させた半導体装置においては、放熱面が酸化により変
色膜を形成し製品外観上問題となる。このことからとの
槓＃導体装置においては第３図のようにリードフレーム
全面にニッケルメッキ層を設けて熱による一変色膜の形
成を防止している。
出させた半導体装置においては、放熱面が酸化により変
色膜を形成し製品外観上問題となる。このことからとの
槓＃導体装置においては第３図のようにリードフレーム
全面にニッケルメッキ層を設けて熱による一変色膜の形
成を防止している。
ところが、前記したようにその全面にニッケルメッキ層
を設けたリードフレームにおいては、外部リードは使い
ニッケルメッキ層の存在により曲げるとニッケルメッキ
層にクラックが発生するなど耐曲げ性が低下し、１だ酸
化に対して安定なニッケルメッキ層の存在により半ば」
メッキ層を設ける際の前処理が離しくなる欠点が認めら
れ、これが要因となって半導体装置の信頼性を低下させ
ることが分った。
を設けたリードフレームにおいては、外部リードは使い
ニッケルメッキ層の存在により曲げるとニッケルメッキ
層にクラックが発生するなど耐曲げ性が低下し、１だ酸
化に対して安定なニッケルメッキ層の存在により半ば」
メッキ層を設ける際の前処理が離しくなる欠点が認めら
れ、これが要因となって半導体装置の信頼性を低下させ
ることが分った。
本発明の目的は前記した従来技術の欠点を解消し、製品
外観を悪化させることなく外部リードの耐曲は性および
半田付性を向上させることができる半導体用リードフレ
ームを提供することにある。
外観を悪化させることなく外部リードの耐曲は性および
半田付性を向上させることができる半導体用リードフレ
ームを提供することにある。
すなわち、本発明の安上は、外部クー１’七ともに放熱
面を樹脂封止の外に露出させてなる半導体装置に用いら
れるリードフレームにおいて、癲または銅合金を基体と
し、前記基体の外部リードを除く全面にニッケルメッキ
層を設け、さらに前記ニッケルメッキ層の半導体素子接
着部分にＡｕ。
面を樹脂封止の外に露出させてなる半導体装置に用いら
れるリードフレームにおいて、癲または銅合金を基体と
し、前記基体の外部リードを除く全面にニッケルメッキ
層を設け、さらに前記ニッケルメッキ層の半導体素子接
着部分にＡｕ。
Ａｇ等ろう接合域のメッキ層を前記ニッケルメッキ層よ
りも狭い範囲に設けたことにある。
りも狭い範囲に設けたことにある。
次に添付図面を参照して本発明半導体用ｌ） 、 ｈ
＋フレームの実施例を説明する。
＋フレームの実施例を説明する。
第１図において、無酸素銅からなる基体１上に外部リー
ドを除き部分ニッケルメッキ層２を設け、その上に前記
ニッケルメッキ層２より狭い範囲で部分Ａｇメッキ層３
を設け、リードフレームを作成した。
ドを除き部分ニッケルメッキ層２を設け、その上に前記
ニッケルメッキ層２より狭い範囲で部分Ａｇメッキ層３
を設け、リードフレームを作成した。
この場合部分メッキ方法としてはプラスチックテープに
よるマスキングテープ法を採用し、基体上にニッケルメ
ッキ必要箇所を残してマスキングを行ったあと脱脂、洗
浄等の前処理工程で銅面を活性化し、光沢Ｎｌメッキ浴
（ワット浴に光沢剤ユーノライト６６を添加）を辿して
ニッケルメッキ層２を２μ設ける。このニッケルメッキ
層２を乾燥後再びマスキングテープ法によりＡｇメッキ
必要箇所を残してマスキングしニッケルメッキ面を活性
化したあと、低銅濃度浴による銅下地、低銀濃度浴によ
る銀下地を順次設けてからＡｇメッキ層３を３μ設けた
。
よるマスキングテープ法を採用し、基体上にニッケルメ
ッキ必要箇所を残してマスキングを行ったあと脱脂、洗
浄等の前処理工程で銅面を活性化し、光沢Ｎｌメッキ浴
（ワット浴に光沢剤ユーノライト６６を添加）を辿して
ニッケルメッキ層２を２μ設ける。このニッケルメッキ
層２を乾燥後再びマスキングテープ法によりＡｇメッキ
必要箇所を残してマスキングしニッケルメッキ面を活性
化したあと、低銅濃度浴による銅下地、低銀濃度浴によ
る銀下地を順次設けてからＡｇメッキ層３を３μ設けた
。
最後にマスキングテープを基体１から剥離し、第１図に
みられる如きリードフレームを作成した。
みられる如きリードフレームを作成した。
一方、従来例として第３図および第４図に示されるり−
ｒフレームを夫々実施例と同様のメッキ条件により作成
した。従ってこれらのリードフレームにおいても、ニッ
ケルメッキ層２は２μ、Ａｇメッキ層３は３μである。
ｒフレームを夫々実施例と同様のメッキ条件により作成
した。従ってこれらのリードフレームにおいても、ニッ
ケルメッキ層２は２μ、Ａｇメッキ層３は３μである。
第５図は上記実施例にもとづくリードフレーム、を所定
の形状に打ち抜き、外蔀す−１４および放熱面５を形成
し、樹脂封止６によって組立てられるべき半導体装置の
概略を示すものであり、第６図は同様第３図の従来例に
もとづくリードフレームの場合の半導体装置の概略を示
すものである。
の形状に打ち抜き、外蔀す−１４および放熱面５を形成
し、樹脂封止６によって組立てられるべき半導体装置の
概略を示すものであり、第６図は同様第３図の従来例に
もとづくリードフレームの場合の半導体装置の概略を示
すものである。
下表は次の試験方法にもとづきかかる実施例（第１図ン
および従来例（第３図および第４図）について評価した
ものである。
および従来例（第３図および第４図）について評価した
ものである。
（１）耐曲げ性
半導体装置の外部リードに対して０．５Ｒで９００繰り
返し曲げを行い、外部リードが破断するまでの回数をも
って判定した。
返し曲げを行い、外部リードが破断するまでの回数をも
って判定した。
（２）半田付性
外部リードに対し、ＭＩＬＳＴＤ２０２Ｄ２８Ｂに暴づ
き半田ぬれ面積を測定し次の通り判定した。
き半田ぬれ面積を測定し次の通り判定した。
○：９０チ以上のぬれ面積
Δ：８０チ以上９０％未満のぬれ面積
×：８０チ未満のぬれ面積
（３）耐変色性
半導体装置の放熱面に対し大気中４００℃、３分間加熱
後放熱面の変色状況を次の通り判定した。
後放熱面の変色状況を次の通り判定した。
本発明の変形例、応用例としては次のことが考えられる
。まず、半導体用リードフレーム１ｄ打抜作業性および
生産性向上の面から、一枚の基体上に２″）あるいは４
つの秒数メッキ・ξターンを形成し、これを同時に打抜
く場合が考えられる。すなわち、例えば第２図に示すよ
うに基体１上に部分ニッケルメッキ層２を設け、その上
に２条のＡｇメッキ層３を設けだリードレレームが考え
られ、このようなものは当然本発明の範囲に入るもので
ある。
。まず、半導体用リードフレーム１ｄ打抜作業性および
生産性向上の面から、一枚の基体上に２″）あるいは４
つの秒数メッキ・ξターンを形成し、これを同時に打抜
く場合が考えられる。すなわち、例えば第２図に示すよ
うに基体１上に部分ニッケルメッキ層２を設け、その上
に２条のＡｇメッキ層３を設けだリードレレームが考え
られ、このようなものは当然本発明の範囲に入るもので
ある。
実施例に採用されたＡｇメッキはろう接金属のメッキの
一例であり、このほかＡｕメッキ、Ｓｎメッキ、半田メ
ッキあるいはこれらを組み合せた複層メッキなどが考え
られる。
一例であり、このほかＡｕメッキ、Ｓｎメッキ、半田メ
ッキあるいはこれらを組み合せた複層メッキなどが考え
られる。
ニッケルメッキは方法として電気ニッケルメッキ、化学
ニッケルメッキのどちらでも良く、またメッキ構造とし
ては合金メッキ、複層メッキの鳴合も本発明の範囲に入
るものである。
ニッケルメッキのどちらでも良く、またメッキ構造とし
ては合金メッキ、複層メッキの鳴合も本発明の範囲に入
るものである。
本発明の効果は上記表から明らかなように、銅または銅
合金基体の外部り−ｒを除く全面にニッケルメッキ層を
設け、その上にＡｕ、Ａｇ等ろう接金属のメッキ層を前
記ニッケルメッキ層よりも狭い範囲に設けたことから、
放熱面などの酸化による変色を防止し製品の外部を悪化
させることなく外部リードの耐曲げ性並びに半田付性を
向上させることができ、従ってとの種半導体装置の信頼
性を確実に向上させることができることにある。
合金基体の外部り−ｒを除く全面にニッケルメッキ層を
設け、その上にＡｕ、Ａｇ等ろう接金属のメッキ層を前
記ニッケルメッキ層よりも狭い範囲に設けたことから、
放熱面などの酸化による変色を防止し製品の外部を悪化
させることなく外部リードの耐曲げ性並びに半田付性を
向上させることができ、従ってとの種半導体装置の信頼
性を確実に向上させることができることにある。
第１図（イ）は本発明の一実施例に係る半導体用ジ−１
″′フレームの部分平面図、第１図（ロ）は同側部断面
図、第２図（イ）は本発明の他の実施例に係る半導体用
リードフレームの剖分老面図、第２図（ロ）は同側部断
面図、第３図（イ）、（ロ）および第４図（イ）、（ロ
）は夫々従来例説明図、第５図（イ）は本発明の一実施
例に係る半導体装置の平面図、第５図（ロ）は同側部断
面図、第６図（イ）、（ロ）は夫々従来例説明図である
。 １・・・・・基体、２ ・・・・ニッケルメッキ層、３
・・・・・・Ａｇメッキ層、４・・・・外部＋）−Ｆ”
、５・・・・・・放熱面、算１目 算３
目 腎２目 矩４国 箪Ｓ圀 Ｃイ）（ｏ） 算６日 （イ） （口２ ２３０−
″′フレームの部分平面図、第１図（ロ）は同側部断面
図、第２図（イ）は本発明の他の実施例に係る半導体用
リードフレームの剖分老面図、第２図（ロ）は同側部断
面図、第３図（イ）、（ロ）および第４図（イ）、（ロ
）は夫々従来例説明図、第５図（イ）は本発明の一実施
例に係る半導体装置の平面図、第５図（ロ）は同側部断
面図、第６図（イ）、（ロ）は夫々従来例説明図である
。 １・・・・・基体、２ ・・・・ニッケルメッキ層、３
・・・・・・Ａｇメッキ層、４・・・・外部＋）−Ｆ”
、５・・・・・・放熱面、算１目 算３
目 腎２目 矩４国 箪Ｓ圀 Ｃイ）（ｏ） 算６日 （イ） （口２ ２３０−
Claims (1)
- １、外部リードとともに放熱面を樹脂封止の外に霧出さ
せてなる半導体装置に用いられるリードフレームにおい
て、銅または銅合金を基体とし、Ａｉｌ記基体の外部リ
ートゝを除く全面にニッケルメッキ層を設け、さらに前
記ニッケルメッキ層の半導体素子接着部分にＡｕ、Ａｇ
等ろう接金属のメッキ層を前記ニッケルメッキ層よりも
狭い範囲に設けてなることを特徴とする半導体用＋７
＋ドフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14731782A JPS5936953A (ja) | 1982-08-25 | 1982-08-25 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14731782A JPS5936953A (ja) | 1982-08-25 | 1982-08-25 | 半導体用リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936953A true JPS5936953A (ja) | 1984-02-29 |
| JPS6347343B2 JPS6347343B2 (ja) | 1988-09-21 |
Family
ID=15427449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14731782A Granted JPS5936953A (ja) | 1982-08-25 | 1982-08-25 | 半導体用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245448B1 (en) * | 1988-03-28 | 2001-06-12 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596662A (en) * | 1979-01-17 | 1980-07-23 | Toshiba Corp | Electronic component member |
-
1982
- 1982-08-25 JP JP14731782A patent/JPS5936953A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596662A (en) * | 1979-01-17 | 1980-07-23 | Toshiba Corp | Electronic component member |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245448B1 (en) * | 1988-03-28 | 2001-06-12 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347343B2 (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781596A (en) | Semiconductor chip carriers and strips thereof | |
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| KR0183645B1 (ko) | 다층 구조의 도금층을 구비한 반도체 리드 프레임 | |
| CN101162712A (zh) | 半导体装置及其制造方法 | |
| JPH0249021B2 (ja) | ||
| JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JPS6243343B2 (ja) | ||
| JPS5936953A (ja) | 半導体用リ−ドフレ−ム | |
| JP2000058730A (ja) | リードフレーム及びその製造方法 | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| JP7395331B2 (ja) | リードフレームの製造方法 | |
| JPH1084065A (ja) | 電子部品用導電材料 | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPH04137552A (ja) | リードフレーム | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH01223755A (ja) | 半導体装置用リードフレーム | |
| EP0380176A1 (en) | method for producing a solderable finish on metal frames for semiconductors | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JP3110671B2 (ja) | 半導体装置 | |
| JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 |