KR20000009009A - 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지 - Google Patents

리드 프레임 및 이 리드 프레임이 채용된 반도체패키지 Download PDF

Info

Publication number
KR20000009009A
KR20000009009A KR1019980029149A KR19980029149A KR20000009009A KR 20000009009 A KR20000009009 A KR 20000009009A KR 1019980029149 A KR1019980029149 A KR 1019980029149A KR 19980029149 A KR19980029149 A KR 19980029149A KR 20000009009 A KR20000009009 A KR 20000009009A
Authority
KR
South Korea
Prior art keywords
lead
alloy
plating layer
lead frame
metal substrate
Prior art date
Application number
KR1019980029149A
Other languages
English (en)
Inventor
박세철
이규한
김주봉
강성일
신동일
장배순
Original Assignee
유무성
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업 주식회사 filed Critical 유무성
Priority to KR1019980029149A priority Critical patent/KR20000009009A/ko
Publication of KR20000009009A publication Critical patent/KR20000009009A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지가 개시된다. 개시된 리드 프레임은, 소정의 반도체 칩과 와이어 본딩되는 내부 리드와, 상기 내부 리드에 연장되어 소정의 외부회로와 연결되는 외부 리드를 구비하는 리드 프레임에 있어서, 금속기판과; 상기 내부 리드 및 상기 외부 리드의 상기 금속기판 위에 형성된 Ni 또는 Cu-Ni 합금의 도금층과; 상기 Ni 또는 Cu-Ni 합금의 도금층 위에 형성된 Pd 또는 Pd-Au 합금의 도금층과; 상기 Pd 또는 Pd-Au 합금의 도금층 위에서, 상기 내부 리드에 부분적으로 형성된 Au 도금층;을 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 와이어 본딩성을 향상시킬 수 있다.

Description

리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지
본 발명은 리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지에 관한 것으로서, 보다 상세하게는 도금층의 형성을 개선하여 와이어 본딩성을 향상시킨 리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지에 관한 것이다.
리드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 겸한다. 이러한 리드 프레임은 통상 스템핑 프로세스(Stamping process)와, 에칭 프로세스(Etching process)라는 두 가지 방법에 의해 제조된다.
상기의 스템핑 프로세스는 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 것으로서, 이 방법은 주로 반도체 리드 프레임을 대량 생산하는 경우에 적용하는 제조방법이다.
반면에, 상기의 에칭 프로세스는 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로, 이 방법은 반도체 리드 프레임을 소량 생산하는 경우에 주로 적용하는 제조방법이다.
상기한 두 가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조가 있다.
도 1은 통상적인 반도체 리드 프레임의 구조를 나타내 보인 개략적인 평면도 이다.
도면을 참조하면, 반도체 리드 프레임(10)은 다이 패드(die pad)(11)상에 탑재되는 반도체 칩(Chip)(12)과, 와이어 본딩(wire bonding)에 의하여 연결되는 내부 리드(internal lead)(13) 및 외부 단자와의 연결을 위한 외부 리드(external lead)(14)로 이루어진다.
이와 같은 구조를 가지는 반도체 리드 프레임(10)은 다른 부품, 예를 들면 기억소자인 반도체 칩(12) 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립과정중 반도체 칩(12)과 내부 리드(13)와의 와이어 본딩성과, 다이 패드부(11)의 다이 특성을 좋도록 하기 위해서 다이 패드부(11)와 내부 리드(13)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위해 외부 리드(14)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다.
그런데, 상기한 솔더 도금 과정에 있어서 도금액이 내부 리드(13)까지 침투하게 되는 경우가 빈번하게 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.
이러한 문제점을 해결하기 위해 제안된 것이 일본 특허소63-2358 공보에 개시되어 있는 선도금 프레임(Pre-Plated Frame, 이하 "PPF" 라 한다)방법이다.
이 PPF방법은 반도체 패키지 조립공정 전에 납 젖음성(solder wettability)이 양호한 소재를 기판(substrate)의 표면에 미리 도금하여 중간 도금층을 형성하는 것이다. 이러한 PPF방법은 내부 리드(13)의 와이어 본딩성, 반도체 칩의 몰딩성, 및 외부 리드(14)의 납땜성을 만족시켜야 한다.
도 2에는 도 1의 외부 리드(14) 및 내부 리드(13)에 각각 전술한 바와 같은 다층 도금층으로 형성시킨 상면 도금층 구조의 단면도가 도시되어 있다.
도면을 참조하면, 상기 외부 리드(14) 및 내부 리드(13)의 도금층 구조는, 일반적으로 전기 전도성 및 납땜성이 우수한 Cu, Cu합금, 또는 A42(Alloy 42)를 그 소재로 하는 금속기판(21)과, 상기 금속기판(21) 위에 중간 도금층으로서 Ni 도금층(22)과, Pd 도금층(23)이 순차적으로 적층되어 이루어진다. 이러한 다층구조를 이루는 외부 리드(14) 및 내부 리드(13) 즉 리드 프레임은 일본특허공고88-49382에 개시되어 있다.
상술한 바와 같은 종래의 리드 프레임이 채용된 반도체 패키지(미도시)에 있어서, 상기 Pd 도금층(23)은 상기 내부 리드(13)가 본딩 와이어를 통하여 소정의 반도체 칩과 와이어 본딩이 이루어지도록 하고, 상기 외부 리드(14)가 소정의 회로 패턴 등에 납땜될 수 있도록 하는 납땜성을 확보하게 한다. 따라서 전술한 바와 같이 PPF 방법은 반도체 패키지의 채용됨에 있어서, 납땜성뿐만 아니라 와이어 본딩성을 동시에 만족해야 한다.
한편 반도체 제조기술의 발달로 반도체 칩의 크기(size)가 줄어드는 추세이다. 이와 같이 반도체 칩의 크기가 줄어들면서 반도체 칩과 본딩 와이어가 본딩되는 1차 본딩시 본딩패드(미도시)의 간격이 줄어든다. 이러한 1차 본딩 패드의 간격이 줄어들수록 와이어 본딩시 볼(ball) 모양을 형성하고 본딩 와이어를 절단하는 캐필어리(capillary)의 크기도 줄어든다. 그리고 상기 캐필어리의 크기가 줄어들면서 본딩 와이어와 리드 프레임이 본딩되는 2차 본딩시 본딩 와이어가 리드 프레임과 접촉되는 면적이 줄어든다. 따라서 상기 내부 리드의 와이어 본딩부의 본딩성이 강화되어야만 와이어 본딩 작업이 원만하게 이루어질 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 와이어 본딩되는 내부 리드의 본딩성이 강화된 리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 일반적인 리드 프레임의 구조를 개략적으로 나타낸 평면도.
도 2는 선도금방법에 의한 다층 도금층이 형성된 리드 프레임의 단면도.
도 3은 본 발명에 따른 리드 프레임의 다층 도금층의 단면도.
도 4는 본 발명에 따른 반도체 패키지의 구조를 나타낸 개략적인 단면도.
도 5는 도 4에서 Ⅴ-Ⅴ선을 따라 절개하여 나타낸 단면도.
도 6은 도 4에서 Ⅵ-Ⅵ선을 따라 절개하여 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
31, 501. 금속기판 32, 502. Ni 또는 Cu-Ni 합금 도금층
33, 503. Pd 또는 Pd-Au 합금 도금층 34, 504. Au 도금층
40. 반도체 패키지 41. 반도체 칩
42. 본딩 와이어 43. 몰딩재
50. 리드 프레임 51. 다이 패드부
52. 내부 리드 52a. 와이어 본딩부
53. 외부 리드
상기와 같은 목적을 달성하기 위한 본 발명의 리드 프레임은, 소정의 반도체 칩과 와이어 본딩되는 내부 리드와, 상기 내부 리드에 연장되어 소정의 외부회로와 연결되는 외부 리드를 구비하는 리드 프레임에 있어서, 금속기판과; 상기 내부 리드 및 상기 외부 리드의 상기 금속기판 위에 형성된 Ni 또는 Cu-Ni 합금의 도금층과; 상기 Ni 또는 Cu-Ni 합금의 도금층 위에 형성된 Pd 또는 Pd-Au 합금의 도금층과; 상기 Pd 또는 Pd-Au 합금의 도금층 위에서, 상기 내부 리드에 부분적으로 형성된 Au 도금층;을 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 금속기판은 Cu 또는 Cu합금중 어느 하나로 이루어지는 것이 바람직하다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 패키지는, 반도체 칩과, 상기 반도체 칩과 본딩 와이어에 의해 연결되는 와이어 본딩부가 구비된 내부 리드와, 상기 내부 리드에 연장되어 소정의 외부회로와 연결되는 외부 리드를 구비하는 반도체 패키지에 있어서, 상기 와이어 본딩부는, 금속기판; 상기 금속기판 위에 형성된 Ni 또는 Cu-Ni 합금의 도금층; 상기 Ni 또는 Cu-Ni 합금의 도금층 위에 직접 또는 하지금속피막을 개재시켜 형성된 Au 도금층;이 형성된 것을 그 특징으로 한다.
본 발명에 있어서, 상기 하지금속피막은 Pd 또는 Pd-Au 합금중 어느 하나로 이루어지는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3에는 본 발명에 따른 리드 프레임의 도금층 구조가 개략적으로 도시되어 있다.
도면을 참조하면, 본 발명에 따른 리드 프레임(30)은, 소정 소재로 이루어지는 금속기판(31)과, 상기 금속기판(31) 위에 중간 도금층으로서 형성된 Ni 또는 Cu-Ni 합금 도금층(32)과, 상기 Ni 또는 Cu-Ni 합금 도금층(32) 위에 형성된 Pd 또는 Pd-Au 합금 도금층(33)과, 도 1에 도시된 내부 리드(13)에 해당되는 부분에 국부적으로 부분도금된 Au 도금층(34)이 순차적으로 적층되어 있다.
상기 금속기판(31)은 Cu 또는 Cu 합금으로 이루어지고, 상기 Cu-Ni 합금은 상기 Cu가 70wt% 이상 함유된 합금으로 이루어진 것이며, 상기 Pd-Au 합금은 Au가 5wt% 이하 함유된 합금으로 이루어진 것이 바람직하다.
도 4에는 본 발명에 따른 반도체 패키지의 구조를 나타낸 개략적인 단면도가 도시되어 있다.
도면을 참조하면, 본 발명에 따른 반도체 패키지(40)는, 소정의 정보가 저장된 반도체 칩(41)이 안착되는 다이 패드부(51)와, 상기 반도체 칩(41)과 본딩 와이어(42)에 의해 와이어 본딩되어 연결되는 리드 프레임(50)과, 상기 반도체 칩(41), 본딩 와이어(42), 및 리드 프레임(50)의 일부를 외부로부터 보호하기 위하여 이들을 캡슐화(encapsulation)되도록 하는 몰딩재(43)를 포함하여 이루어진다.
상기 리드 프레임(50)은 반도체 칩이 장착되는 다이 패드부(51)와, 상기 반도체 칩(41)과 본딩 와이어(42)에 와이어 본딩에 의해 직접 연결되는 와이어 본딩부(52a)를 구비하는 내부 리드(52)와, 상기 내부 리드(52)에 연장되어 소정의 외부 회로와의 연결되는 외부 리드(53)를 포함하여 이루어진다.
도 5에는 도 4에서 Ⅴ-Ⅴ선을 따라 절개하여 나타낸 단면도가 도시되어 있다.
도면을 참조하면, 상기 와이어 본딩부(52a)를 제외한 나머지의 내부 리드(52), 및 외부 리드(53)가 소정의 금속기판(501) 전체면에 형성된 Ni 또는 Cu-Ni 합금 도금층(502)과, 상기 Ni 또는 Cu-Ni 합금 도금층(502) 위에 Pd 또는 Pd-Au 합금 도금층(503)이 순차적으로 적층된 다층도금층으로 이루어진다.
도 6에는 도 4에서 와이어 본딩부(52a)를 Ⅵ-Ⅵ선을 따라 절개하여 나타낸 단면도가 도시되어 있다.
도면을 참조하면, 상기 와이어 본딩부(52a)가 소정의 금속기판(501) 전체면에 형성된 Ni 또는 Cu-Ni 합금 도금층(502)과, 상기 Ni 또는 Cu-Ni 합금 도금층(502) 위에 Pd 또는 Pd-Au 합금 도금층(503)과, 상기 Pd 또는 Pd-Au 합금 도금층(503) 위에 Au 도금층(504)이 순차적으로 적층된 다층도금층으로 이루어진다.
상기 금속기판(501)은 Cu 또는 Cu 합금으로 이루어지고, 상기 Cu-Ni 합금은 상기 Cu가 70wt% 이상 함유된 합금으로 이루어진 것이며, 상기 Pd-Au 합금은 Au가 5wt% 이하 함유된 합금으로 이루어진 것이 바람직하다.
상술한 바와 같은 리드 프레임(50)은 상기 내부 리드(52) 및 외부 리드(53)에 동시에 PPF 도금을 실시하여 리드 프레임(50)에 납땜성을 부여하고, 상기 내부 리드(52)에 Au 도금층(504)을 부분적으로 형성하여 와이어 본딩성을 향상시킨다.
한편 상기 내부 리드(52) 특히 와이어 본딩부(52a)에 Au의 부분도금을 실시할 때, 하지피막으로서 Pd 또는 Pd-Au 합금 도금층(503)을 형성시키지 않아도 와이어 본딩성을 확보할 수 있으나, 리드 프레임(50)의 제조 공정상 상기 외부 리드(53)에는 Pd 또는 Pd-Au 합금을 도금하고 내부 리드(52)에 Au 도금을 하려면 부분도금을 2번해야 하므로 장치적으로 어려움이 있다.
따라서 상기 Pd 또는 Pd-Au 합금 도금층(503)을 내부 리드(52)와 외부 리드(53)에 동시에 도금한 후, 상기 내부 리드(52)에 Au 도금을 할 경우 부분도금을 1회만 할 수 있어서 용이한 도금이 이루어지는 동시에 경제적인 도금이 이루어질 수 있다. 그리고 이러한 Au의 부분도금으로 인하여 상기 본딩 와이어(42)와 내부 리드(52)의 와이어 본딩부(52a)가 와이어 본딩되는 즉 2차 본딩시 와이어 본딩성을 향상시킨다.
상술한 바와 같은 내용을 입증하기 위하여 다음과 같은 실험을 실시하였다.
[실험]
리드가 40개인 리드 프레임을 레벨1에서부터 레벨5까지 와이어 본딩시의 온도와 캐필어리에 걸리는 힘을 각각 달리했을 때 와이어 본딩 작업이 완료된 후에 잡아당기는 실험을 했을 때의 데이터를 아래의 표로 각각 나타내었다. 한편 아래의 표 1 및 표 2는 40개의 리드중 레벨3까지의 20개의 리드 데이터만을 표기하였다.
시간 (msec) 파워(power) 포스(force) 온도(℃)
레벨(level)1 20 90 90 230
레벨2 20 90 90 240
레벨3 20 90 90 245
상기 표 1은 와이어 본딩시 각 레벨에 부여되는 조건들을 나타낸 것이다.
리드(Au 3μ") 레벨1 레벨2 레벨3
유니트 상 유니트 하 유니트 상 유니트 하 유니트 상 유니트 하
1 14.5 14.3 14.3 14.8 15.5 12.5
2 13.0 15.8 14.3 14.5 13.0 12.5
3 15.0 15.8 14.5 13.8 14.3 13.8
4 14.5 13.0 13.5 14.0 14.0 12.5
5 15.8 12.0 13.8 13.8 13.0 12.5
6 15.8 13.0 12.5 12.0 12.5 13.0
7 15.3 12.3 13.5 13.8 12.5 13.3
8 15.3 10.8 13.0 12.0 13.3 13.3
9 13.5 12.5 14.5 11.8 13.3 12.8
10 15.0 14.0 14.5 13.8 13.0 12.3
11 14.5 12.0 15.0 13.5 13.0 13.3
12 13.5 13.5 12.8 15.0 13.3 13.3
13 16.3 13.5 15.3 15.8 14.0 14.8
14 14.5 14.0 12.3 13.8 12.5 14.0
15 13.0 11.5 13.5 14.8 12.8 13.5
16 13.8 12.5 12.8 15.8 13.3 13.5
17 14.5 11.8 15.3 15.5 14.0 12.0
18 11.8 12.5 12.3 12.8 12.5 12.8
19 13.5 11.8 13.5 13.5 14.3 14.8
20 13.0 12.5 12.8 14.3 14.3 14.0
최저치 11.0 10.8 11.5 11.8 12.5 12.0
최고치 17.3 18.8 20.3 17.0 16.5 20.3
평균치 14.7 14.3 14.4 14.5 14.2 14.4
위의 표 2에서 와이어 본딩시에 2개의 스트립(strip) 단위의 리드 프레임의 소재가 라인을 경유하여 제조될 경우, 와이어 본딩 작업이 지그재그로 이루어지게 된다. 이때 각각의 스트립 단위의 리드 프레임을 상하 유니트라 하였다. 그리고 상기 리드는 Au 도금이 3μ"가 형성되어 있다.
다음은 표 1 및 표 2와 비교되는 리드가 40개가 구비된 리드 프레임의 레벨2를 표 4에 도시하였으며, 40개의 리드 데이터중 20개의 리드 데이터만을 나타내었다. 이때 와이어 본딩되는 조건은 표 3에 나타내었다.
시간 (msec) 파워(power) 포스(force) 온도(℃)
레벨2 20 120 120 230
상기 표 3은 와이어 본딩시 레벨2에 부여되는 조건들을 나타낸 것이다.
아래의 표 4는 각 리드에 1μ"의 Au 부분도금을 실시한 것중 레벨2의 것과, 일반적인 PPF 도금을 실시한 리드의 레벨2의 것을 와이어 본딩시의 온도와 캐필어리에 걸리는 힘을 각각 달리했을 때 와이어 본딩 작업이 완료된 후에 잡아당기는 실험을 했을 때의 데이터를 아래의 표로 각각 나타내었다. 한편 아래의 표 4는 40개의 리드중 20개의 리드 데이터만을 표기하였다.
리드 레벨2(Au 1μ") 레벨2(PPF)
유니트 상 유니트 하 유니트 상 유니트 하
1 15.0 12.0 6.8 4.0
2 15.0 14.5 6.5 6.5
3 10.0 13.3 5.8 8.0
4 14.5 12.5 6.5 7.3
5 10.8 13.3 7.3 7.5
6 10.3 11.8 6.8 7.3
7 11.8 13.5 7.0 7.8
8 14.5 14.5 7.3 7.5
9 12.5 16.0 6.5 7.3
10 14.5 14.8 7.3 8.5
11 12.5 12.5 10.3 8.5
12 14.5 11.6 8.8 10.5
13 12.5 16.3 13.8 8.0
14 13.8 15.8 12.8 16.3
15 13.0 14.0 11.3 12.0
16 12.3 12.0 8.0 9.5
17 13.0 14.5 9.5 9.5
18 14.8 14.8 11.0 8.8
19 13.8 13.5 9.5 10.0
20 14.8 16.5 9.3 9.8
최저치 9.8 11.6 0.8 4.0
최고치 17.5 19.5 14.3 16.3
평균치 13.9 14.8 8.4 7.9
위에 나타난 표 2와 표 4를 비교해 보면, Au 도금을 실시하였을 때와, 일반적인 PPF 도금을 실시하였을 경우를 비교해 보면, 3μ"의 Au 도금을 실시한 리드 프레임의 와이어 본딩성이 우수함을 알 수 있다. 그리고 Au 도금을 실시하지 않은 즉 일반적인 PPF 도금만을 한 리드 프레임은 와이어 본딩성이 Au 도금을 각각 실시한 리드 프레임에 비해 떨어짐을 상기의 표 2와 표 4를 통해 알 수 있다. 상기 유니트 상하의 치수는 와이어 본딩후 잡아당기는 힘을 치수화한 것이다.
상술한 바와 같은 본 발명에 따른 리드 프레임 및 이 리드 프레임이 채용된 반도체 패키지은 다음과 같은 효과를 갖는다.
PPF 도금된 리드 프레임 특히 와이어 본딩부가 되는 내부 리드에 국부적으로 1회의 Au 부분도금을 경제적으로 용이하게 실시하므로서 와이어 본딩성을 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (5)

  1. 소정의 반도체 칩과 와이어 본딩되는 내부 리드와, 상기 내부 리드에 연장되어 소정의 외부회로와 연결되는 외부 리드를 구비하는 리드 프레임에 있어서,
    금속기판과;
    상기 내부 리드 및 상기 외부 리드의 상기 금속기판 위에 형성된 Ni 또는 Cu-Ni 합금의 도금층과;
    상기 Ni 또는 Cu-Ni 합금의 도금층 위에 형성된 Pd 또는 Pd-Au 합금의 도금층과;
    상기 Pd 또는 Pd-Au 합금의 도금층 위에서, 상기 내부 리드에 부분적으로 형성된 Au 도금층;을 포함하는 것을 특징으로 하는 리드 프레임.
  2. 제 1항에 있어서,
    상기 금속기판은 Cu 또는 Cu합금중 어느 하나로 이루어진 것을 특징으로 하는 리드 프레임.
  3. 반도체 칩과, 상기 반도체 칩과 본딩 와이어에 의해 연결되는 와이어 본딩부가 구비된 내부 리드와, 상기 내부 리드에 연장되어 소정의 외부회로와 연결되는 외부 리드를 구비하는 반도체 패키지에 있어서,
    상기 와이어 본딩부는,
    금속기판;
    상기 금속기판 위에 형성된 Ni 또는 Cu-Ni 합금의 도금층;
    상기 Ni 또는 Cu-Ni 합금의 도금층 위에 직접 또는 하지금속피막을 개재시켜 형성된 Au 도금층;이 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서,
    상기 금속기판은 Cu 또는 Cu합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 패키지.
  5. 제 3항에 있어서,
    상기 하지금속피막은 Pd 또는 Pd-Au 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 패키지.
KR1019980029149A 1998-07-20 1998-07-20 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지 KR20000009009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029149A KR20000009009A (ko) 1998-07-20 1998-07-20 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029149A KR20000009009A (ko) 1998-07-20 1998-07-20 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지

Publications (1)

Publication Number Publication Date
KR20000009009A true KR20000009009A (ko) 2000-02-15

Family

ID=19544642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029149A KR20000009009A (ko) 1998-07-20 1998-07-20 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지

Country Status (1)

Country Link
KR (1) KR20000009009A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095688A (ko) * 2002-06-14 2003-12-24 삼성전기주식회사 인쇄회로기판 및 이의 도금방법
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
KR20120121799A (ko) * 2011-04-27 2012-11-06 엘지이노텍 주식회사 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095688A (ko) * 2002-06-14 2003-12-24 삼성전기주식회사 인쇄회로기판 및 이의 도금방법
KR100691337B1 (ko) * 2005-06-24 2007-03-12 주식회사 아큐텍반도체기술 국부 도금을 이용한 반도체 장치 제조용 리드 프레임
KR20120121799A (ko) * 2011-04-27 2012-11-06 엘지이노텍 주식회사 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
CN102201388B (zh) 方形扁平无引线半导体封装及其制作方法
US6781243B1 (en) Leadless leadframe package substitute and stack package
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US5889317A (en) Leadframe for integrated circuit package
US20070269932A1 (en) Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US7788800B2 (en) Method for fabricating a leadframe
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
US8299602B1 (en) Semiconductor device including leadframe with increased I/O
US20200373230A1 (en) Leadframe package using selectively pre-plated leadframe
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
KR20050000972A (ko) 칩 스택 패키지
KR100254271B1 (ko) 다층 도금 리이드 프레임
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
KR200159861Y1 (ko) 반도체 패키지
KR100215112B1 (ko) 반도체 팩키지
US20080048302A1 (en) Systems and methods for low profile die package
KR100548011B1 (ko) 반도체 리드 프레임
KR19980014930A (ko) 이층다이패드 구조를 갖는 리드 프레임을 이용한 트랜지스터 패키지
KR19990030504A (ko) 집적 회로 패키지용 리드프레임 및 그의 제조 방법
KR19990056347A (ko) 다중 도금층을 가진 반도체 리드프레임과 그 제조방법
KR19980060767A (ko) 반도체 리드 프레임 제조용 노광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application