JPS625650A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS625650A
JPS625650A JP60145204A JP14520485A JPS625650A JP S625650 A JPS625650 A JP S625650A JP 60145204 A JP60145204 A JP 60145204A JP 14520485 A JP14520485 A JP 14520485A JP S625650 A JPS625650 A JP S625650A
Authority
JP
Japan
Prior art keywords
leads
island
lead
cutouts
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60145204A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60145204A priority Critical patent/JPS625650A/ja
Publication of JPS625650A publication Critical patent/JPS625650A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、樹脂封止される半導体装置用リードフレーム
に関するものである。
（従来の技術） 従来、このような分野の技術としては、特公昭５７−５
ｆｔ７？９号公報に記載されるものがあった。以下、そ
の構成を図を用いて説明する。
＄２図は従来の半導体装置用リードフレームの一構成例
を示す平面図、および第３図のＡ−Ａ線断面図である。
第２図および第３図において、１はリードフレームであ
り、このリードフレーム１は支持部材２で支持された方
形状の半導体素子搭載用アイランド３と、このアイラン
ド３の周縁を囲むようにして配設された複数本のり一ド
４とを具えている。各リード４の樹脂封止される先端部
４ａは、所定の絶縁比＃Ｌ１をおいでアイランド３の周
縁に対向して配設されている。
以上のように構成されるリードフレーム１を用いて半導
体装置を製造するには、先ず複数個の外部引出し電極１
０ａを有する半導体素子１０を、Ａｇペースト、Ａｕ−
３ｉ共品結合等のグイポンド手段を用いてアイランド３
上に固着する。次いで、外部引出し電極１０ａとリード
先端部４ａとを金属細線１１を用いて接続する。その後
、アイランド３、リード先端部４ａ、半導体素子１０、
及び金属ｍ線１１を樹脂１２でモールド成形し、樹脂１
２の外縁から突出する支持部材２を切断すると共に、同
じく樹脂１２の外縁から突出する各リード４を折り曲げ
加工等すれば、樹脂封止された半導体装置が得られる。
このような半導体装置は、その回路が市場の要求により
、多機能化され、複雑化して半導体素子１０の大型化へ
と進みつつある。ところが、封止樹脂１２の外側寸法は
、リード４の本数（いわゆるビン数）によって規格化さ
れてその大形化；こ制約を受けるため、その制約下で、
大形化する半導体素子１０を搭載するアイルランド３も
その外形寸法の拡大が必要であった。
（発明が解決しようとする問題点） しかしながら、上記構成のリードフレームでは、アイラ
ンド３の大形化に伴なって次のような問題点があった。
すなわち、第２図において、封止樹脂１２の外形寸法を
拡大することなく、アイルランド３を二点′ＸＪ線の領
域３−１　まで大きくすると、リード先端部４との絶縁
比ｉＬ１が小さくなって両者間の絶縁性に問題が生じる
。そのため、リード先端部４ａを二点鎖線の領域４−１
まで外方向に移動することが必要となる。ところが、リ
ード４自体は封止樹脂１２で支持、固定されることにな
るため、リード先端部４ａの外方向への移動によって、
樹脂１２中に埋設される面積が少なくなる。そのため、
リード４の引抜き強度が小さくなるばかりか、リード先
端部４ａと封止樹脂１２との密着面桔が少なくなるこ′
とによって耐湿性も悪くなる。
そこで、これらの不都合を解決するために、従来はリー
ド先端ＢＢ４ａにアンカーホールと呼ばれる孔を形成し
たり、曲げ加工を施して、リード４の引抜き強度を大き
くしたり、リード先端部４ａと封止樹脂１２との密着力
増大によって耐湿性の向上を計っていた。
ここで、リードフレームｌにおけるアイランド３及びリ
ード４は、薄い鉄板をプレスによる打抜きや、エツチン
グによる加工によって形成されるため、アイランド３と
リード４との間を切り離すためには、ある幅のプレスし
るや、エツチングしるが必要となる。
ところが、アイランド３を大きくしていくと、プレスし
るや、エツチングしるが充分にとれなくなるばかりか、
リード先端部４ａでのアンカーホールの形成や、あるい
は曲げ加工が困難になるという問題点があった。
本発明は、前記従来技術が持っていた問題点として、ア
イランド大形化に伴なうリードの引抜き強度や、耐湿性
の向上等が困難になるという点−について解決した半導
体装置用リードフレームを提供するものである。
（問題点を解決するための手段） 本発明は、前記問題点を解決するために、半導体素子を
搭載するアイランドの周縁に、樹脂で封止される複数本
のリードの先端部を対向配置した半導体装置用リードフ
レームにおいて、前記アイランドの周縁に複数の切欠き
部を形成し、その各切欠き部に前記各リードの先端部を
それぞれ対向配置し、かつその各リードの先端部に係止
部をそれぞれ形成したものである。
（作　用） 本発明によれば、以上のように半導体装置用リードフレ
ームを構成したので、アイランド周縁の切欠き部は、ア
イランドを大形化しても、樹脂封止されるリード先端部
を受は入れてその長さを長くすることを可能ならしめ、
それによって係止部の形成を容易にさせる。また、リー
ド先端部の係止部は、リードの引抜き強度と、リードと
樹脂の接合箇所における耐湿性とを向上させるように働
く。したがって、大形化された半導体素子の搭載が可能
となり、前記問題点を除去できるのである。
（実施例） 第１図は本発明の第１の実施例を示す半導体装置用リー
ドフレームの平面図、第４図は第１図のＢ−Ｂ線断面図
である。なお、第２図および第３図中の要素と同一の要
素には、同一の符号が付されている。
この実施例のリードフレーム２１は、支持部材２２で支
持されたほぼ方形状のアイランド２３と、このアイラン
ド２３の周縁を囲むようにして配設された複数本のり一
ド２４とを具えている。アイランド２３の周縁、例えば
第１図の左右辺には、複数の凹状切欠き部２３ａが形成
され、この各切欠き部２３ａに対向し、かつそれと所定
の絶縁距離Ｌｌをおいてｌ）０記リード２４の先端部２
４ａが配置されている。勇欠き部２３ａと対向するリー
ド先端部２４ａには、その樹脂封止される位置に断面Ｖ
字状の係止部２４ｂが形成されている。
このような構成のリードフレーム２１を用いて半導体装
置を製造するには、アイランド２３上に半導体素子１０
を固着し、その半導体素子１０の外部引出し電極とリー
ド先端部２４ａとを金属細線で接続する。その後アイラ
ンド２３、リード先端部２４ａ、半導体素子１０、及び
金属細線を樹脂１２でモールド成形する等の工程を経て
、樹脂封止された半導体装置を得る。
第５図は本実施例のリードフレームの製造方法を説明す
るための図である。
先ず、薄い鉄板を用いてプレスやエツチングで支持部材
２２、アイランド２３及びリード２４を形成する。その
際、アイランド２３の上下辺とそれに対向するリード先
端部２４ａとは所定の絶縁距１％’ＬＬをおいて分離す
ると共に、アイランド２３の左右辺には切欠き部２３ａ
を形成し、その切欠き部２３ａと対向するリード先端部
２４ａとの間にプレスしろ、あるいはエツチングしろに
相当する間隙Ｌ２をおいて切欠き部２３ａとリード先端
部２４ａとを分離する。次いで、切欠き部２３ａに対向
するリード先端部２４ａを、プレス加工等によって曲げ
加工し、係止部２４ｂを形成する。すると、リード先端
部２４ａが左右、外方向に移動し、そのリード先端部２
４ａと切欠き部２３ａとの間に所定の絶縁距＃Ｌ１が形
成される。
而して本実施例によれば、半導体素子１０の大形化に伴
なってアイランド２３を大きくする場合、そのアイラン
ド２３の周縁に切欠き部２３ａを形成し、その切欠き部
２３ａに接近してリード先端部２４ａを対向配置するた
め、樹脂１２に埋設されるリード先端部２４ａの長さを
大きくとれ、これによって係止部２４ｂを容易に形成す
ることができる。そのため、リード２４の引抜き強度が
向上し、さらに樹脂１２内に埋設されるリード展開長が
長く、樹脂１２との接着面積も大きいので、水分等の浸
入を防止でき、耐湿性も向上する。従って、従来に比べ
てより大形の半導体素子１０の搭載が可能となる。
ここで、半導体素子１０は、アイランド２３の左右辺の
凸部端面までの大きさのものまで、搭載可能である。
第６図は本発明の第２の実施例を示すリードフレームの
要部平面図である。このリードフレーム２１では、アイ
ランド２３の左右辺に設けられる切欠き部２３ａはほぼ
円弧状をなし、これに対向配置されたリード先端部２４
ａはその先端が切欠き部２３ａに対応してほぼ円弧状に
形成されると共に、係止部２４ｃとしていわゆるアンカ
ーホールが形成されている。このような構成によれば、
リード先端部２４ａと切欠き部２３ａの形状がほぼ円弧
状をなすため、両者間の絶縁距離が均一にとれるという
利点があるほか、上記実施例とほぼ同様の作用、効果が
得られる。
なお、上記第１の実施例では、係止部２４ｂの形状をＶ
字形にしたが、これをＵ字形や、それらを逆方向に折り
曲げた形状等、種々の変形が可能である。また、切欠き
部２３ａの形状やそれに対向するリード先端部２４ａの
形状も、図示の実施例に限定されず、種々の変形が可能
である。さらに上記第１と第２の実施例では、アイラン
ド２３の左右辺にのみ切欠き部２３ａを形成したが、こ
れをアイランド２３の上下辺にも形成するようにしても
よい。
（発明の効果） 以上詳細に説明したように１本発明によれば、アイラン
ドの周縁に複数の切欠き部を設け、その切欠き部と対向
する位置に、係止部を形成したリード先端部を配置した
ので、リードの引抜き強度及び耐湿性を向上させつつア
イランドを大形化し、これによってより大形の半導体素
子の搭載が可能となる。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す半導体装置用リー
ドフレームの平面図、第２図は従来の半導体装置用リー
ドフレームの平面図、第３図は第２図のＡ−Ａ線断面図
、第４図は第１図のＢ−Ｂ線断面図、第５図は第１図の
製造方法を説明するための図、第６図は本発明の第２の
実施例を示す半導体装置用リードフレームの要部平面図
である。 １０・・・・・・半導体素子、１２・旧・・樹脂、２１
・・・・・・リードフレーム、２３・旧・・アイランド
、２３ａ・旧・−Ｈ欠き部、２４・・・・・・リード、
２４ａ・・・・・・リード先端部。 ２４ｂ、２４ｃ・・・・・・係止部。 出願人代理人　　　柿　　木　　恭　　成木発明のリー
ドフレーム 第１図 従来のリードフレーム 第２図 第２図のＡ−Ａ線断面図 第３図 第１図のＢ−Ｂ線ｒ面図 第４図 第１図の製造方法を示す図 第ろ図 ２４Ｃ：係止部 本発明Ｃ×也のり一トフレム 第６図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を搭載するアイランドの周縁に、樹脂で封止
    される複数本のリードの先端部を対向配置した半導体装
    置用リードフレームにおいて、前記アイランドの周縁に
    複数の切欠き部を形成し、その各切欠き部に前記各リー
    ドの先端部をそれぞれ対向配置し、かつその各リードの
    先端部に係止部をそれぞれ形成したことを特徴とする半
    導体装置用リードフレーム。
JP60145204A 1985-07-02 1985-07-02 半導体装置用リ−ドフレ−ム Pending JPS625650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60145204A JPS625650A (ja) 1985-07-02 1985-07-02 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60145204A JPS625650A (ja) 1985-07-02 1985-07-02 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS625650A true JPS625650A (ja) 1987-01-12

Family

ID=15379810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60145204A Pending JPS625650A (ja) 1985-07-02 1985-07-02 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS625650A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519576A (en) * 1994-07-19 1996-05-21 Analog Devices, Inc. Thermally enhanced leadframe
US6703695B2 (en) * 2002-03-22 2004-03-09 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
JP2013141026A (ja) * 2005-03-07 2013-07-18 Agere Systems Inc 集積回路パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519576A (en) * 1994-07-19 1996-05-21 Analog Devices, Inc. Thermally enhanced leadframe
US6703695B2 (en) * 2002-03-22 2004-03-09 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
JP2013141026A (ja) * 2005-03-07 2013-07-18 Agere Systems Inc 集積回路パッケージ

Similar Documents

Publication Publication Date Title
US6967396B1 (en) Semiconductor device
KR100397539B1 (ko) 수지밀봉형 반도체 장치 및 그 제조방법
JPH03177060A (ja) 半導体装置用リードフレーム
JPS625650A (ja) 半導体装置用リ−ドフレ−ム
JP3614738B2 (ja) 樹脂封止型半導体装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JP2679913B2 (ja) リードフレームの製造方法
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPH0254567A (ja) 樹脂封止型半導体装置
JPH03230556A (ja) 半導体装置用リードフレーム
GB2322966A (en) Lead frame with crushable bead on lead terminals
JP2671800B2 (ja) 半導体装置およびその製造方法
JPS63181362A (ja) リ−ドフレ−ム
JPH04290254A (ja) 半導体装置用リードフレーム
JPS6125256Y2 (ja)
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
JPH0366150A (ja) 半導体集積回路装置
JP2726523B2 (ja) リードフレーム及びそれを用いた半導体装置
JPH03227041A (ja) 樹脂封止型半導体装置
JPS63169746A (ja) 半導体装置
JPS61219143A (ja) 樹脂封止形半導体装置の製造方法
JPS63104458A (ja) 半導体装置
JPH02303059A (ja) リードフレーム
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JPS6151953A (ja) 半導体装置