JP2671800B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2671800B2 JP2671800B2 JP6024593A JP2459394A JP2671800B2 JP 2671800 B2 JP2671800 B2 JP 2671800B2 JP 6024593 A JP6024593 A JP 6024593A JP 2459394 A JP2459394 A JP 2459394A JP 2671800 B2 JP2671800 B2 JP 2671800B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor device
- lead
- manufacturing
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にアイランドを備えて構成される半導
体装置およびその製造方法に関する。
造方法に関し、特にアイランドを備えて構成される半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来の、この種の一般的な半導体装置の
例として、タブにより半導体素子の電極とリードフレー
ムとを接続して形成される半導体装置の主要部分の断面
図が、図４に示される。図４において、半導体素子１
は、ロー材層７によりリードフレームのアイランド２に
固着され、その後に、半導体素子１の電極８とタブ・イ
ンナーリード４とが接続される。タブ・インナーリード
４は、ポリイミドなどの絶縁フィルムにより支持されて
おり、電極８に接続される部分の他端がリードフレーム
のリード３に接続される。そして、最後に樹脂封止によ
り所定の半導体装置の形状に形成される。
例として、タブにより半導体素子の電極とリードフレー
ムとを接続して形成される半導体装置の主要部分の断面
図が、図４に示される。図４において、半導体素子１
は、ロー材層７によりリードフレームのアイランド２に
固着され、その後に、半導体素子１の電極８とタブ・イ
ンナーリード４とが接続される。タブ・インナーリード
４は、ポリイミドなどの絶縁フィルムにより支持されて
おり、電極８に接続される部分の他端がリードフレーム
のリード３に接続される。そして、最後に樹脂封止によ
り所定の半導体装置の形状に形成される。
【０００３】この従来の半導体装置においては、タブ・
インナーリードが半導体素子の端部に接触するエッジタ
ッチが発生し易いが、このエッジタッチ防止を意図した
半導体装置が、特開平３−１２９８６９号公報により提
案されている。本提案による半導体装置においては、そ
れぞれ平面図および工程順に示される二つの断面図を示
す図５（ａ）、（ｂ）および（ｃ）に見られるように、
非導電性シート１４には凸部１５が設けられており、こ
の凸部１５により、ボンディングワイヤ１６と半導体素
子１との間のエッジタッチ防止が図られている。また、
他の改善例としての特開平２−１２９５５号公報におい
ては、図６（ａ）および（ｂ）の平面図および断面図に
示されるように、樹脂封入時におけるワイヤー・エッジ
タッチを防止するために、アイランド２の樹脂注入口に
対応する辺の近傍に、突起部９を設けたリードフレーム
を用いることが提案されている。
インナーリードが半導体素子の端部に接触するエッジタ
ッチが発生し易いが、このエッジタッチ防止を意図した
半導体装置が、特開平３−１２９８６９号公報により提
案されている。本提案による半導体装置においては、そ
れぞれ平面図および工程順に示される二つの断面図を示
す図５（ａ）、（ｂ）および（ｃ）に見られるように、
非導電性シート１４には凸部１５が設けられており、こ
の凸部１５により、ボンディングワイヤ１６と半導体素
子１との間のエッジタッチ防止が図られている。また、
他の改善例としての特開平２−１２９５５号公報におい
ては、図６（ａ）および（ｂ）の平面図および断面図に
示されるように、樹脂封入時におけるワイヤー・エッジ
タッチを防止するために、アイランド２の樹脂注入口に
対応する辺の近傍に、突起部９を設けたリードフレーム
を用いることが提案されている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、一般的には、半導体装置の構成が複雑
であるために、樹脂封止の際に樹脂流動のアンバランス
が生じ、これにより各部材にモーメントが負荷され易い
状態となる。特にサスペンダーにより支持されているタ
ブ・インナーリードは、強度的に弱いために、前述のモ
ーメントが負荷されると変形し易くなり、このためタブ
・インナーリードが下方に変形すると半導体素子の端部
に接触し、所謂エッジタッチが発生して短絡状態とな
り、当該半導体装置として重欠点不良になるという欠点
がある。
装置においては、一般的には、半導体装置の構成が複雑
であるために、樹脂封止の際に樹脂流動のアンバランス
が生じ、これにより各部材にモーメントが負荷され易い
状態となる。特にサスペンダーにより支持されているタ
ブ・インナーリードは、強度的に弱いために、前述のモ
ーメントが負荷されると変形し易くなり、このためタブ
・インナーリードが下方に変形すると半導体素子の端部
に接触し、所謂エッジタッチが発生して短絡状態とな
り、当該半導体装置として重欠点不良になるという欠点
がある。
【０００５】また、上記の欠点を防止するものとして、
前述の特開平３−１２９８６９号公報において提案され
ている半導体装置においては、エッジタッチを防止する
方策として、非伝導性シートに凸部を設けるために、エ
ッジタッチ防止に有効な高さを持つ凸部を非伝導性シー
ト上に一体形成することとしているが、現実問題とし
て、このような一体形成方法は製造上に問題があり、実
現性に乏しいという欠点がある。また、特開平２−１２
９５５号公報において提案されている半導体装置の場合
には、突起部が樹脂注入口に対応する辺の近傍のみに設
けられるために、それ以外の残りの部分においては、エ
ッジタッチ防止効果が得られないという欠点がある。
前述の特開平３−１２９８６９号公報において提案され
ている半導体装置においては、エッジタッチを防止する
方策として、非伝導性シートに凸部を設けるために、エ
ッジタッチ防止に有効な高さを持つ凸部を非伝導性シー
ト上に一体形成することとしているが、現実問題とし
て、このような一体形成方法は製造上に問題があり、実
現性に乏しいという欠点がある。また、特開平２−１２
９５５号公報において提案されている半導体装置の場合
には、突起部が樹脂注入口に対応する辺の近傍のみに設
けられるために、それ以外の残りの部分においては、エ
ッジタッチ防止効果が得られないという欠点がある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子の電極とタブ・インナーリードとが接続され
て、前記タブ・インナーリードの他端がリードフレーム
に接続され、樹脂封止されて形成される半導体装置にお
いて、前記半導体素子を装着するアイランドの周辺に、
当該アイランド上の少なくともその一部を塑性変形して
形成される突起部を設け、当該突起部のアイランド上に
おける高さを、前記タブ・インナーリードを支持するサ
スペンダー下面の高さ近傍に設定することを特徴として
いる。
半導体素子の電極とタブ・インナーリードとが接続され
て、前記タブ・インナーリードの他端がリードフレーム
に接続され、樹脂封止されて形成される半導体装置にお
いて、前記半導体素子を装着するアイランドの周辺に、
当該アイランド上の少なくともその一部を塑性変形して
形成される突起部を設け、当該突起部のアイランド上に
おける高さを、前記タブ・インナーリードを支持するサ
スペンダー下面の高さ近傍に設定することを特徴として
いる。
【０００７】
【０００８】また、本発明の半導体装置の製造方法は、
半導体素子の電極とタブ・インナーリードとが接続さ
れ、前記タブ・インナーリードの他端がリードフレーム
に接続された後に、樹脂封止されて形成される半導体装
置の製造方法において、アイランドおよびリード等より
成るリードフレームを、エッチングまたはスタンピング
により形成する第１の工程と、前記アイランドを前記リ
ードの平面より押し下げるとともに、当該アイランドの
少なくとも一部を塑性変形して所定の突起部を形成する
第２の工程と、前記半導体素子をロー材層により前記ア
イランドに固着する第３の工程と、前記タブ・インナー
リードを支持しているサスペンダーの底面の高さが、前
記突起部上面の高さと同等程度になるように、当該タブ
・インナーリードと前記半導体素子の電極およびリード
とを接続する第４の工程と、を少なくとも有することを
特徴としている。
半導体素子の電極とタブ・インナーリードとが接続さ
れ、前記タブ・インナーリードの他端がリードフレーム
に接続された後に、樹脂封止されて形成される半導体装
置の製造方法において、アイランドおよびリード等より
成るリードフレームを、エッチングまたはスタンピング
により形成する第１の工程と、前記アイランドを前記リ
ードの平面より押し下げるとともに、当該アイランドの
少なくとも一部を塑性変形して所定の突起部を形成する
第２の工程と、前記半導体素子をロー材層により前記ア
イランドに固着する第３の工程と、前記タブ・インナー
リードを支持しているサスペンダーの底面の高さが、前
記突起部上面の高さと同等程度になるように、当該タブ
・インナーリードと前記半導体素子の電極およびリード
とを接続する第４の工程と、を少なくとも有することを
特徴としている。
【０００９】なお、前記第２の工程において、前記アイ
ランド上の突起部の設定位置に相対向する一対のスリッ
トを設け、前記スリット間に形成されるバーを塑性変形
することにより前記突起部を形成してもよく、または、
前記アイランドの端部に、中央部に片持バーが位置する
ように形成される切欠部を設け、前記片持バーをを塑性
変形することにより前記突起部を形成してもよい。
ランド上の突起部の設定位置に相対向する一対のスリッ
トを設け、前記スリット間に形成されるバーを塑性変形
することにより前記突起部を形成してもよく、または、
前記アイランドの端部に、中央部に片持バーが位置する
ように形成される切欠部を設け、前記片持バーをを塑性
変形することにより前記突起部を形成してもよい。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）、（ｂ）、（ｃ）、（ｄ）およ
び（ｅ）は、本発明の第１の実施例の製造工程順断面図
であり、また図２（ａ）および（ｂ）は、それぞれ本実
施例のアイランドの詳細を示す斜視図ならびに突起部を
示す平面図である。
び（ｅ）は、本発明の第１の実施例の製造工程順断面図
であり、また図２（ａ）および（ｂ）は、それぞれ本実
施例のアイランドの詳細を示す斜視図ならびに突起部を
示す平面図である。
【００１２】本実施例の製造工程の手順としては、まず
アイランド２およびリード３などより成るリードフレー
ムを、エッチングまたはスタンピングにより形成し（図
１（ａ）を参照）、次に、金型によりアイランド２をリ
ード３の平面より押し下げるとともに、突起部９も同時
に金型により形成する（図（ｂ）参照）。図２（ａ）に
示されるように、突起部９はアイランド２の各辺中央に
１個づつ設けられており、図２（ｂ）のアイランド２上
における突起部９の部分のみを示す図に示されるよう
に、金型による突起部９の形成を容易にするために、ア
イランド２におけるその部位に、相対応する二つのスリ
ット１０を設け、この二つのスリット１０の間に形成さ
れるバー１１より、前述の金型により突起部９を形成す
るようにしている。半導体素子１は、ロー材層７により
アイランド２に固着された後に（図１（ｃ）参照）、タ
ブ・インナーリード４と半導体素子１の電極およびリー
ド３とが接続される。この際に、突起部９の高さは、上
面がタブ・インナーリード４を支持している絶縁フィル
ム等により形成されるサスペンダー５の底面と同等程度
の高さとなるように設定される（図１（ｄ）参照）。そ
の後において、樹脂６により所定の形状の外形に封止さ
れ（図１（ｅ）参照）、メッキおよびリード加工等の仕
上げ処理が行われて、最終的に半導体装置が形成され
る。
アイランド２およびリード３などより成るリードフレー
ムを、エッチングまたはスタンピングにより形成し（図
１（ａ）を参照）、次に、金型によりアイランド２をリ
ード３の平面より押し下げるとともに、突起部９も同時
に金型により形成する（図（ｂ）参照）。図２（ａ）に
示されるように、突起部９はアイランド２の各辺中央に
１個づつ設けられており、図２（ｂ）のアイランド２上
における突起部９の部分のみを示す図に示されるよう
に、金型による突起部９の形成を容易にするために、ア
イランド２におけるその部位に、相対応する二つのスリ
ット１０を設け、この二つのスリット１０の間に形成さ
れるバー１１より、前述の金型により突起部９を形成す
るようにしている。半導体素子１は、ロー材層７により
アイランド２に固着された後に（図１（ｃ）参照）、タ
ブ・インナーリード４と半導体素子１の電極およびリー
ド３とが接続される。この際に、突起部９の高さは、上
面がタブ・インナーリード４を支持している絶縁フィル
ム等により形成されるサスペンダー５の底面と同等程度
の高さとなるように設定される（図１（ｄ）参照）。そ
の後において、樹脂６により所定の形状の外形に封止さ
れ（図１（ｅ）参照）、メッキおよびリード加工等の仕
上げ処理が行われて、最終的に半導体装置が形成され
る。
【００１３】次に、図３は、本発明の第２の実施例にお
ける突起部９付近の部分のみを示す斜視図である。本実
施例と前述の第１の実施例との異なる点は、突起部９を
形成する方法ならびにその形状の差異にある。図２に示
されるように、本実施例においては、アイランド２の端
部に切欠部１２を設定して、当該切欠部１２の中央に片
持ちバー１３を設ける。そして、金型等により、この片
持バー１３を折曲げることにより突起部９を形成する。
本実施例の場合には、片持ちバー１３より突起部９を形
成する塑性変形の工程が極めて容易であり、第１の実施
例に比較して、突起部９の形成が容易になるという利点
がある。
ける突起部９付近の部分のみを示す斜視図である。本実
施例と前述の第１の実施例との異なる点は、突起部９を
形成する方法ならびにその形状の差異にある。図２に示
されるように、本実施例においては、アイランド２の端
部に切欠部１２を設定して、当該切欠部１２の中央に片
持ちバー１３を設ける。そして、金型等により、この片
持バー１３を折曲げることにより突起部９を形成する。
本実施例の場合には、片持ちバー１３より突起部９を形
成する塑性変形の工程が極めて容易であり、第１の実施
例に比較して、突起部９の形成が容易になるという利点
がある。
【００１４】
【発明の効果】以上説明したように、本発明は、タブに
より半導体素子の電極とリードフレームとを接続して形
成される半導体装置において、当該半導体素子を固着す
るアイランド上に、少なくとも前記アイランドの一部に
対する塑性変形処理によりエッジタッチを防止するため
の突起部を形成することにより、エッジタッチ防止機能
を有する半導体装置をより簡易の製造工程により形成す
ることができるという効果がある。
より半導体素子の電極とリードフレームとを接続して形
成される半導体装置において、当該半導体素子を固着す
るアイランド上に、少なくとも前記アイランドの一部に
対する塑性変形処理によりエッジタッチを防止するため
の突起部を形成することにより、エッジタッチ防止機能
を有する半導体装置をより簡易の製造工程により形成す
ることができるという効果がある。
【図１】本発明の第１の実施例の製造工程順に示した断
面図である。
面図である。
【図２】前記第１の実施例におけるアイランドの斜視図
および突起部の平面図である。
および突起部の平面図である。
【図３】本発明の第２の実施例におけるアイランド上突
起部近傍の斜視図である。
起部近傍の斜視図である。
【図４】従来例の部分を示す断面図である。
【図５】従来例（特開平３−１２９８６９号公報）の平
面図および側面図である。
面図および側面図である。
【図６】従来例（特開平２−１２９５５号公報）の平面
図および側面図である。
図および側面図である。
１ 半導体素子 ２ アイランド ３ リード ４ タブ・インナーリード ５ サスペンダー ６ 樹脂 ７ ロー材層 ８ 電極 ９ 突起部 １０ スリット １１ バー １２ 切欠部 １３ 片持ちバー １４ 非導電性シート １５ 凸部 １６ ボンディングワイヤ
Claims (4)
- 【請求項１】 半導体素子の電極とタブ・インナーリー
ドとが接続されて、前記タブ・インナーリードの他端が
リードフレームに接続され、樹脂封止されて形成される
半導体装置において、前記半導体素子を装着するアイランドの周辺に、当該ア
イランド上の少なくともその一部を塑性変形して形成さ
れる突起部を設け、当該突起部のアイランド上における
高さを、前記タブ・インナーリードを支持するサスペン
ダー下面の高さ近傍に設定する ことを特徴とする半導体
装置。 - 【請求項２】 半導体素子の電極とタブ・インナーリー
ドとが接続され、前記タブ・インナーリードの他端がリ
ードフレームに接続された後に、樹脂封止されて形成さ
れる半導体装置の製造方法において、 アイランドおよびリード等より成るリードフレームを、
エッチングまたはスタンピングにより形成する第１の工
程と、 前記アイランドを前記リードの平面より押し下げるとと
もに、当該アイランドの少なくとも一部を塑性変形して
所定の突起部を形成する第２の工程と、 前記半導体素子をロー材層により前記アイランドに固着
する第３の工程と、 前記タブ・インナーリードを支持しているサスペンダー
の底面の高さが、前記突起部上面の高さと同等程度にな
るように、当該タブ・インナーリードと前記半導体素子
の電極およびリードとを接続する第４の工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項３】 前記第２の工程において、前記アイラン
ド上の突起部の設定位置に相対向する一対のスリットを
設け、前記スリット間に形成されるバーを塑性変形する
ことにより前記突起部を形成することを特徴とする請求
項３記載の半導体装置の製造方法。 - 【請求項４】 前記第２の工程において、前記アイラン
ドの端部に、中央部に片持バーが位置するように形成さ
れる切欠部を設け、前記片持バーをを塑性変形すること
により前記突起部を形成することを特徴とする請求項３
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024593A JP2671800B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024593A JP2671800B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235629A JPH07235629A (ja) | 1995-09-05 |
| JP2671800B2 true JP2671800B2 (ja) | 1997-10-29 |
Family
ID=12142461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024593A Expired - Lifetime JP2671800B2 (ja) | 1994-02-23 | 1994-02-23 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671800B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235308B1 (ko) * | 1997-06-30 | 1999-12-15 | 윤종용 | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268151A (ja) * | 1986-05-16 | 1987-11-20 | Hitachi Ltd | 集積回路用リ−ドフレ−ム |
| JP2527503B2 (ja) * | 1991-04-24 | 1996-08-28 | 株式会社三井ハイテック | リ―ドフレ―ムおよびその製造方法 |
-
1994
- 1994-02-23 JP JP6024593A patent/JP2671800B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07235629A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050233500A1 (en) | Method of manufacturing semiconductor package having multiple rows of leads | |
| JP3535328B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| JPH01184885A (ja) | 半導体装置 | |
| JP2671800B2 (ja) | 半導体装置およびその製造方法 | |
| US6828659B2 (en) | Semiconductor device having a die pad supported by a die pad supporter | |
| JPH06338583A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2957335B2 (ja) | リードフレームの製造方法 | |
| US6627481B2 (en) | Method of manufacturing a semiconductor package with a lead frame having a support structure | |
| GB2247988A (en) | Lead frame for semiconductor device | |
| US5731962A (en) | Semiconductor device free from short-circuit due to resin pressure in mold | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2679913B2 (ja) | リードフレームの製造方法 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| CN216624264U (zh) | 用于半导体器件的夹框和引线框以及半导体器件组件 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JPS625650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP4247871B2 (ja) | リードフレームおよび半導体装置 | |
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPH0637126A (ja) | レジンモールド型半導体装置及びその製法 | |
| JP3891772B2 (ja) | 半導体装置 | |
| JPH02253646A (ja) | リードフレーム | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JPH08204101A (ja) | 半導体装置用リードフレーム | |
| KR100201389B1 (ko) | 반도체 패키지 | |
| JPH05243464A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970610 |