JPH04320361A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH04320361A JPH04320361A JP8869391A JP8869391A JPH04320361A JP H04320361 A JPH04320361 A JP H04320361A JP 8869391 A JP8869391 A JP 8869391A JP 8869391 A JP8869391 A JP 8869391A JP H04320361 A JPH04320361 A JP H04320361A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- semiconductor
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000011347 resin Substances 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 238000012536 packaging technology Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はリードフレーム及び半導
体装置に関する。詳しくは１つのパッケージに同一機能
を持った複数個の半導体チップを搭載するためのリード
フレームとそれを用いた半導体装置に関する。
体装置に関する。詳しくは１つのパッケージに同一機能
を持った複数個の半導体チップを搭載するためのリード
フレームとそれを用いた半導体装置に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置を図４に示
す。この樹脂封止型半導体装置は、ダイステージ部１、
インナーリード２、アウターリード３等より構成される
リードフレームを使用し製造される。
す。この樹脂封止型半導体装置は、ダイステージ部１、
インナーリード２、アウターリード３等より構成される
リードフレームを使用し製造される。
【０００３】すなわち、ダイステージ部１へ半導体チッ
プ４をダイボンディングし、該半導体チップ４の電極と
インナーリード２間を金線５等によりワイヤボンディン
グした後、樹脂６で樹脂封止している。
プ４をダイボンディングし、該半導体チップ４の電極と
インナーリード２間を金線５等によりワイヤボンディン
グした後、樹脂６で樹脂封止している。
【０００４】
【発明が解決しようとする課題】近年の電子機器類の発
展に伴い、半導体装置は、小型化、薄型化、大容量化、
多機能化が求められている。
展に伴い、半導体装置は、小型化、薄型化、大容量化、
多機能化が求められている。
【０００５】このうち、大容量化、多機能化については
、半導体チップの集積度、プロセス技術に負うところが
多い。しかし、図４で説明した従来のパッケージング技
術ではこの要求を満たすことは出来ない。
、半導体チップの集積度、プロセス技術に負うところが
多い。しかし、図４で説明した従来のパッケージング技
術ではこの要求を満たすことは出来ない。
【０００６】本発明は、パッケージング技術により大容
量化、多機能化が可能な半導体装置を実現しようとする
。
量化、多機能化が可能な半導体装置を実現しようとする
。
【０００７】
【課題を解決するための手段】本発明のリードフレーム
に於いては、インナーリード１０と、該インナーリード
１０に接続したアウターリード１１とを複数組有し、各
インナーリード１０の先端が２股に形成され、その２股
の一方１０ａが上方に、他方１０ｂが下方に折曲されて
成ることを特徴とする。
に於いては、インナーリード１０と、該インナーリード
１０に接続したアウターリード１１とを複数組有し、各
インナーリード１０の先端が２股に形成され、その２股
の一方１０ａが上方に、他方１０ｂが下方に折曲されて
成ることを特徴とする。
【０００８】また、本発明の半導体装置に於いては、上
記リードフレーム１４を用い、同一機能を持つ複数個の
半導体チップ１５−１〜１５−４を搭載し、該半導体チ
ップ１５−１〜１５−４及びインナーリード１０を樹脂
１７にて封止して成ることを特徴とする。また、それに
加えて、上記半導体チップ１５−１〜１５−４とリード
フレーム１４とはＴＡＢ（テープオートメイテッドボン
ディング） 方式で接合されていることを特徴とする。 この構成を採ることにより、パッケージング技術により
大容量化、多機能化が可能なリードフレーム及び半導体
装置が得られる。
記リードフレーム１４を用い、同一機能を持つ複数個の
半導体チップ１５−１〜１５−４を搭載し、該半導体チ
ップ１５−１〜１５−４及びインナーリード１０を樹脂
１７にて封止して成ることを特徴とする。また、それに
加えて、上記半導体チップ１５−１〜１５−４とリード
フレーム１４とはＴＡＢ（テープオートメイテッドボン
ディング） 方式で接合されていることを特徴とする。 この構成を採ることにより、パッケージング技術により
大容量化、多機能化が可能なリードフレーム及び半導体
装置が得られる。
【０００９】
【作用】リードフレーム１４のインナーリード先端を２
股にして、その２股の一方を上方に、他方を下方に折曲
形成することにより、上下のインナーリード１０ａ，１
０ｂにそれぞれ１又は２個の半導体チップを搭載するこ
とができる。これにより従来と同じパッケージで複数倍
の容量・機能を持った半導体装置が実現できる。
股にして、その２股の一方を上方に、他方を下方に折曲
形成することにより、上下のインナーリード１０ａ，１
０ｂにそれぞれ１又は２個の半導体チップを搭載するこ
とができる。これにより従来と同じパッケージで複数倍
の容量・機能を持った半導体装置が実現できる。
【００１０】
【実施例】図１は本発明のリードフレームの実施例を示
す図であり、（ａ）は平面図、（ｂ）は（ａ）図のｂ−
ｂ線における断面図、（ｃ）は（ａ）図の一部斜視図で
ある。
す図であり、（ａ）は平面図、（ｂ）は（ａ）図のｂ−
ｂ線における断面図、（ｃ）は（ａ）図の一部斜視図で
ある。
【００１１】同図において、１０はインナーリード、１
１は該インナーリードに接続したアウターリード、１２
，１３はタイバーである。インナーリード１０は、その
先端が２股に分けられ、その一方１０ａは上方（又は下
方）に折曲され、他方１０ｂは下方（又は上方）に折曲
されている。
１は該インナーリードに接続したアウターリード、１２
，１３はタイバーである。インナーリード１０は、その
先端が２股に分けられ、その一方１０ａは上方（又は下
方）に折曲され、他方１０ｂは下方（又は上方）に折曲
されている。
【００１２】そして該インナーリード１０とアウターリ
ード１１との複数組が並列して並べられタイバー１２，
１３で接続され、リードフレーム１４を構成している。 なおタイバー１２，１３は半導体組立後、切断除去され
るものである。
ード１１との複数組が並列して並べられタイバー１２，
１３で接続され、リードフレーム１４を構成している。 なおタイバー１２，１３は半導体組立後、切断除去され
るものである。
【００１３】このように構成された本実施例は、インナ
ーリード１０の２股に分けられた上方に折曲された部分
１０ａと下方に折曲された部分１０ｂのそれぞれに半導
体チップを搭載することができる。
ーリード１０の２股に分けられた上方に折曲された部分
１０ａと下方に折曲された部分１０ｂのそれぞれに半導
体チップを搭載することができる。
【００１４】図２は上記のリードフレームを用いた本発
明の半導体装置の第１の実施例を示す図である。同図に
おいて、１５−１，１５−２は同一機能を持った半導体
チップであり、上方の半導体チップ１５−１は、その電
極にボンディングされたリード線１６によって、インナ
ーリード１０の２股部分の上方に折曲された部分１０ａ
にボンディングされ、下方の半導体チップ１５−２は、
その電極にボンディングされたリード線１６によってイ
ンナーリード１０の２股部分の下方に折曲された部分１
０ｂにボンディングされている。そして該半導体チップ
１５−１，１５−２とインナーリード１０は樹脂１７に
よって封止されている。なおリード線１６がテープオー
トメイテッドボンディング（ＴＡＢ）方式で半導体チッ
プ１５−１，１５−２にボンディングされたものである
とインナーリード１０へのボンディングは容易となる。
明の半導体装置の第１の実施例を示す図である。同図に
おいて、１５−１，１５−２は同一機能を持った半導体
チップであり、上方の半導体チップ１５−１は、その電
極にボンディングされたリード線１６によって、インナ
ーリード１０の２股部分の上方に折曲された部分１０ａ
にボンディングされ、下方の半導体チップ１５−２は、
その電極にボンディングされたリード線１６によってイ
ンナーリード１０の２股部分の下方に折曲された部分１
０ｂにボンディングされている。そして該半導体チップ
１５−１，１５−２とインナーリード１０は樹脂１７に
よって封止されている。なおリード線１６がテープオー
トメイテッドボンディング（ＴＡＢ）方式で半導体チッ
プ１５−１，１５−２にボンディングされたものである
とインナーリード１０へのボンディングは容易となる。
【００１５】このように構成された本実施例は、同一パ
ッケージに２個の半導体チップが搭載されているため、
従来と同じパッケージで２倍の容量・機能を持つことが
できる。
ッケージに２個の半導体チップが搭載されているため、
従来と同じパッケージで２倍の容量・機能を持つことが
できる。
【００１６】図３は本発明の半導体装置の第２の実施例
を示す図である。同図において、１５−１〜１５−４は
同一機能を持った半導体チップであり、その２個ずつ１
５−１，１５−２と１５−３，１５−４が背中合わせに
配置されてそれぞれリード線１６により、インナーリー
ド１０の２股部分１０ａ，１０ｂにボンディングされ、
さらに半導体チップ１５−１〜１５−４及びインナーリ
ード１０が樹脂１７によって封止されている。
を示す図である。同図において、１５−１〜１５−４は
同一機能を持った半導体チップであり、その２個ずつ１
５−１，１５−２と１５−３，１５−４が背中合わせに
配置されてそれぞれリード線１６により、インナーリー
ド１０の２股部分１０ａ，１０ｂにボンディングされ、
さらに半導体チップ１５−１〜１５−４及びインナーリ
ード１０が樹脂１７によって封止されている。
【００１７】このように構成された本実施例は、同一パ
ッケージに４個の半導体チップが搭載されているため、
従来と同じパッケージで４倍の容量・機能を持つことが
できる。
ッケージに４個の半導体チップが搭載されているため、
従来と同じパッケージで４倍の容量・機能を持つことが
できる。
【００１８】
【発明の効果】本発明に依れば、インナーリードの先端
を２股にし、その２股部分を上下に折り曲げたリードフ
レームを用いることにより、同一パッケージに同一機能
を持った複数個の半導体チップを搭載することができ、
半導体装置の大容量化・多機能化に寄与することができ
る。
を２股にし、その２股部分を上下に折り曲げたリードフ
レームを用いることにより、同一パッケージに同一機能
を持った複数個の半導体チップを搭載することができ、
半導体装置の大容量化・多機能化に寄与することができ
る。
【図１】本発明のリードフレームの実施例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図、（ｃ）は（ａ）図の一部斜視図である。
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図、（ｃ）は（ａ）図の一部斜視図である。
【図２】本発明の半導体装置の第１の実施例を示す図で
ある。
ある。
【図３】本発明の半導体装置の第２の実施例を示す図で
ある。
ある。
【図４】従来の樹脂封止型半導体装置を示す図である。
１０…インナーリード
１１…アウターリード
１２，１３…タイバー
１４…リードフレーム
１５−１〜１５−４…半導体チップ
１６…リード線
１７…樹脂
Claims (3)
- 【請求項１】 インナーリード（１０）と、該インナ
ーリード（１０）に接続したアウターリード（１１）と
を複数組有し、各インナーリード（１０）の先端が２股
に形成され、その２股の一方（１０ａ）が上方に、他方
（１０ｂ）が下方にそれぞれ折曲されて成ることを特徴
とするリードフレーム。 - 【請求項２】 請求項１のリードフレーム（１４）を
用い、同一機能を持つ複数個の半導体チップ（１５−１
〜１５−４）を搭載し、該半導体チップ（１５−１〜１
５−４）及びインナーリード（１０）を樹脂（１７）に
て封止して成ることを特徴とする半導体装置。 - 【請求項３】 上記半導体チップ（１５−１〜１５−
４）とリードフレーム（１４）とはＴＡＢ（テープオー
トメイテッドボンディング） 方式で接合されているこ
とを特徴とする請求項２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8869391A JPH04320361A (ja) | 1991-04-19 | 1991-04-19 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8869391A JPH04320361A (ja) | 1991-04-19 | 1991-04-19 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320361A true JPH04320361A (ja) | 1992-11-11 |
Family
ID=13949928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8869391A Withdrawn JPH04320361A (ja) | 1991-04-19 | 1991-04-19 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
-
1991
- 1991-04-19 JP JP8869391A patent/JPH04320361A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1050920A (ja) | チップサイズ半導体パッケージの製造方法およびそれに 用いるリードフレーム | |
| JPH04302164A (ja) | 半導体装置 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP3851845B2 (ja) | 半導体装置 | |
| JP2007180077A (ja) | 半導体装置 | |
| JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| JPH04320361A (ja) | リードフレーム及び半導体装置 | |
| JPS5927558A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0783035B2 (ja) | 半導体装置 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS63181362A (ja) | リ−ドフレ−ム | |
| JP3545584B2 (ja) | 半導体装置の製造方法 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JP2002016210A (ja) | 半導体装置 | |
| JPH04277642A (ja) | ワイヤーボンディング方法 | |
| JPS621239A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| KR100533750B1 (ko) | 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지 | |
| US20020092892A1 (en) | Wire bonding method | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH11191608A (ja) | 半導体装置およびその製造方法 | |
| JPH06132475A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |