JP3020481B1 - 多チップ半導体パッケージ構造とその製造方法 - Google Patents
多チップ半導体パッケージ構造とその製造方法Info
- Publication number
- JP3020481B1 JP3020481B1 JP10286410A JP28641098A JP3020481B1 JP 3020481 B1 JP3020481 B1 JP 3020481B1 JP 10286410 A JP10286410 A JP 10286410A JP 28641098 A JP28641098 A JP 28641098A JP 3020481 B1 JP3020481 B1 JP 3020481B1
- Authority
- JP
- Japan
- Prior art keywords
- chip
- working surface
- semiconductor package
- leads
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
法の提供。 【解決手段】 LOC技術とBGA技術を融合させるこ
とで二つのチップを同一のIC素子中に積み重ね、その
うちの一つのチップでは、リードフレームのリードをチ
ップ上の回路と外界を連結するインタフェースとなし、
もう一つのチップでは、錫球をチップ上の回路と外界を
連結するインタフェースとなし、且つこれら二つのチッ
プをリードフレームで支持固定することで、従来のBG
A技術に必要であった基板素子を省略する。こうして二
つのチップにそれぞれ異なる或いは同じ機能を持たせる
ことができるようにすると共に、全体の構造を簡素化
し、製造工程を容易とし、製造コストを下げ、並びにI
C素子の全体面積、長さをいずれも従来の技術より縮小
する。
Description
体パッケージ構造とその製造方法に関し、特に、二つ以
上の、同じ或いは異なる機能を有するチップを同一パッ
ケージ中に積み重ね、且つそのうちの一つのチップにつ
いてはリードフレームのリードを外界とのインタフェー
スとし、もう一つのチップについては半田バンプを外界
とのインタフェースとなした多チップ半導体パッケージ
構造とその製造方法に関する。
ッケージ中に多くのロジック回路を詰め込んで相対的に
製造コストを下げるか、ということが製造業者の一致し
た研究課題とされている。ゆえにこの領域の研究、競争
は非常に激烈となっており、チップ上の回路を縮小して
最小素子寸法とする方法以外に、最低コストで直接単一
の半導体パッケージのメモリ容量を倍増する方法とし
て、同一パッケージ中に2片以上のチップを包装する方
法がある。
構造の例が示される。それは、LOC技術で2片のチッ
プ1a、1bをホットメルト両面テープ2a、2bでそ
れぞれ別々のリードフレーム3a、3b上に結合し、並
びに金線4a、4bを使用したリードボンディングによ
りチップ1a、1bの回路とリードフレーム3a、3b
の対応するリードとを連接し、最後にモールド樹脂で封
止5し、一体の半導体パッケージ素子(IC)を形成し
ている。しかし、このように単純にリードフレームのリ
ード6を複数のチップ1a、1bと外界とのインタフェ
ースとすることの最大の欠点は、リード6数が倍増する
ため、半導体パッケージ素子の長さがリードの数の増加
につれて増加したことである。最近のシングルチップパ
ッケージ素子(例えば4MB DRAM IC)のピン
数はすでに過去の20対から30対から、現在の42対
から50対となっている。各一対のピンはいずれもその
固定された幅を有するため、IC素子は不断に長く、大
きくなり、もし図1の技術を以て多チップのパッケージ
を進行するならば、ピン数は80対から100対以上に
もなり、あまりにも長さが増して実用的でなくなってし
まう。
チップ半導体パッケージ構造の例であり、それは、BG
A技術を採用して、二つのチップ7a、7bをエポキシ
で相互に結合した後にさらに一つの基板8上に接着し、
並びに金線9a、9bでチップ7a、7b上の回路と基
板8の対応するボンディングパッドが連接された後、基
板8上の回路設計或いは基板8を貫通する導電プラグ設
計により、チップ7a、7b上の電気回路が金線9a、
9bを透過して基板8の底面の対応する半田バンプ10
上に連接し、こうして一体の半導体パッケージ素子(I
C)が形成されている。ただし、このように単純に、B
GA技術の基板8の半田バンプ10を複数チップ7a、
7b上の回路と外界とのインタフェースとすることの最
大の欠点は、基板8の面積が増大するために該半導体パ
ッケージ素子の面積が非常に大きくなり、且つ工程上多
くの不便があり実施が困難であることである。現在のB
GA技術ではいずれも一つの基板8でチップを支持、固
定し、さらに基板8の底面に設けられた半田バンプを信
号伝送の接点となしているため、基板の面積は一般に実
際のチップの寸法より少なからず大きくなり、さらに複
数チップの積み重ねは半田バンプの数量と基板面積を増
加させ、実用上が相対的に下がった。このように単純
に、BGA技術により複数チップを積み重ねることのも
う一つの欠点は、製造工程上の難しさであり、例えば図
2に示される構造では、その上のチップ7aと基板8の
間を連接する金線9aがほぼ金線9bの2倍の長さとな
り、このように長すぎる金線9aはボンディングが非常
に難しく、且つ外力或いは過熱(抵抗値が比較的大きい
ことによる)により極めて断線しやすかった。且つ、こ
のような構造におけるチップ7aの寸法はその下のチッ
プ7bより小さくなければならず、二つの同じ寸法或い
は規格のチップを積み重ねることはできず、設計上の困
難がもたらされた。このほか過長で密集する金線9a、
9bが封止時に、樹脂による衝撃を受けて脱落し回路が
遮断されることがあるため、歩留りが悪くなり、実施に
向かなかった。
的に、完全には半導体素子寸法の縮小と製造コストの削
減という要求を満足させることができず、改善の必要が
あった。
ップ半導体パッケージ構造とその製造方法を提供するこ
とを課題とし、本発明により構造が簡単で、製造が容易
であり、製造コストが低く、且つIC素子の全体面積、
長さを従来の技術より縮小できる提供される多チップ半
導体パッケージを提供できるものとする。
構造とその製造方法を提供することを課題とし、それは
LOC技術とBGA技術を融合して二つのチップを同一
のIC素子中に積み重ね、前述の従来の技術の数々の欠
点を解決すると共に、該二つのチップにそれぞれ同じか
或いは異なる機能を持たせられるようにする構造と製造
方法であるものとする。
のチップとされて、いずれも一つの作動面と一つの非作
動面を有して、各チップの作動面それぞれに複数のボン
ディングパッドが設置されてチップ上の回路と外界を連
結するインタフェースとされる、上記複数のチップ、一
つのリードフレームとされて、複数のリードを具え、該
第2チップの作動面の複数のボンディングパッドが一つ
の技術手段によりそれぞれ対応するリードに連結される
一方、該第1チップの非作動面が該リードフレームに結
合される、上記リードフレーム、複数の半田バンプとさ
れて、第1チップの作動面の対応する上記ボンディング
パッドに連接される、上記複数の半田バンプ、モールド
樹脂とされ、前述の複数のチップを封止して一体の半導
体パッケージとなすと共に、該複数のリードと半田バン
プを外部に露出させて外界との連結のインタフェースと
なす、上記モールド樹脂。以上を包括して構成された多
チップ半導体パッケージとしている。
ドがAlパッドとされたことを特徴とする、請求項1に
記載の多チップ半導体パッケージとしている。
ディングパッドと対応するリードを連接する技術手段が
ボンディングワイヤとされたことを特徴とする、請求項
1に記載の多チップ半導体パッケージとしている。
ディングパッドとリードを連結する技術手段として、前
記第2チップのボンディングパッドが直接対応するリー
ドに溶接され、それにより第2チップがリードフレーム
に結合、固定されることを特徴とする、請求項1に記載
の多チップ半導体パッケージとしている。
動面と第1チップの非作動面の間がエポキシで結合され
ていることを特徴とする、請求項1に記載の多チップ半
導体パッケージとしている。
動面が熱溶性の両面テープでリードフレームの第2チッ
プと結合していない一側面に結合されていることを特徴
とする、請求項1に記載の多チップ半導体パッケージと
している。
が直接第2チップの回路と結合しておらず、リードフレ
ームのリードが直接半田バンプと結合していないことを
特徴とする、請求項1に記載の多チップ半導体パッケー
ジとしている。
チップが異なる機能を有するチップとされたことを特徴
とする、請求項1に記載の多チップ半導体パッケージと
している。
する複数のチップを封止してある多チップ半導体パッケ
ージの製造方法において、以下のaからfのステップ、
即ち、 a.第1チップの非作動面に複数のリードを具えた一つ
のリードフレームを結合するステップ b.第2チップの非作動面を第1チップの非作動面に結
合するステップ c.第2チップの作動面を、第1チップの上記リードフ
レームのリードに連接するステップ d.第1チップ21の作動面の適当な位置に複数の内バ
ンプを植え込んでからモールド樹脂で第1チップと第2
チップを封止すると共に、該リード及び内バンプの少な
くとも一部を樹脂の外に露出させるステップ e.複数の半田バンプを複数の内バンプの位置に植え込
むステップ f.リードを折り曲げて半田バンプの方向に所定の角度
と長さに延伸させるステップ、 以上を包括する多チップ半導体パッケージの製造方法と
している。
有する複数のチップを封止してある多チップ半導体パッ
ケージの製造方法において、以下のaからfのステッ
プ、即ち、 a.第2チップの作動面の適当な位置に複数の導電性の
溶接材を植え込むステップ b.第2チップの複数の溶接材を溶接方式でリードフレ
ームの対応するリードに結合させるステップ c.第1チップの非作動面を該リードフレームの第2チ
ップと反対の側面に結合させるステップ d.第1チップの作動面の適当な位置に複数の内バンプ
を植え込み、並びに樹脂で第1チップと第2チップを封
止し、且つリード及び内バンプの少なくとも一部を樹脂
の外に露出させるステップ e.複数の半田バンプを複数の内バンプの位置に植え込
むステップ f.リードを折り曲げてフォーミングし、リードを半田
バンプの方向に延伸させて所定の角度、長さ及び形状と
なすステップ 以上を包括する多チップ半導体パッケージの製造方法と
している。
ジ構造の望ましい一つの実施例は、二つのチップ、即ち
第1チップと第2チップと、複数のリードを具えたリー
ドフレーム、複数の半田バンプ及び樹脂を少なくとも包
括する。各チップはいずれも作動面と非作動面を有し、
且つ各チップの作動面に複数のボンディングパッドが設
けられてチップ上の回路と外界との連結のインタフェー
スとされている。第2チップの作動面上の複数の連接パ
ッドは一つの技術手段によりそれぞれ対応するリードに
結合され、且つ第1チップの非作動面はリードフレーム
上に結合されている。該複数の半田バンプは直接第1チ
ップの作動面上の対応する複数のボンディングパッド上
に連接される。該樹脂は前述のチップを封止して一つの
半導体パッケージ構造となすのに用いられ、該複数のリ
ード及び半田ボールは樹脂外に露出して外界との連結用
のインタフェースとされている。本発明の多チップ半導
体パッケージ構造には従来のBGA基板の設置がなく
(二つのチップがリードフレームにより支持、固定され
ている)、このためIC素子の面積が大幅に縮小され、
二つのチップはリードと半田バンプを接点として利用し
ているため、そのピン数は多すぎず、IC素子の長さは
比較的短く、且つ本発明の全体構造は簡単で製造が容易
であり、製造コストが比較的低い。
構造とその製造方法では、LOC技術とBGA技術を融
合させることで二つのチップを同一のIC素子中に積み
重ね、そのうちの一つのチップでは、リードフレームの
リードをチップ上の回路と外界を連結するインタフェー
スとなし、もう一つのチップでは、錫球をチップ上の回
路と外界を連結するインタフェースとなし、且つこれら
二つのチップをリードフレームで支持固定することで、
従来のBGA技術に必要であった基板素子を省略する。
こうして二つのチップにそれぞれ異なる或いは同じ機能
を持たせることができるようにすると共に、全体の構造
を簡素化し、製造工程を容易とし、製造コストを下げ、
並びにIC素子の全体面積、長さをいずれも従来の技術
より縮小することができる。
構造の望ましい一実施例を示している。図4から図5は
図3に示される実施例の製造フローの望ましい実施例を
示す。
多チップ半導体パッケージ20は、複数のチップ、一つ
のリードフレーム24、複数の半田バンプ27及び樹脂
26を含む。該複数のチップは本実施例では第1チップ
21と第2チップ22を包括し、各チップ21、22は
いずれも一つの作動面211、221と非作動面21
2、222を有し、該作動面211、221はチップ2
1、22の回路設計のある一側の表面とされ、且つ各チ
ップ21、22の作動面211、221の所定の位置に
複数のボンディングパッド213、223が設けられて
チップ21、22の外部を連結するためのインタフェー
スとされている。本実施例では該ボンディングパッド2
13、223は、Al或いはそれに代替可能な金属のパ
ッドとされる。
1を具え、該第2チップ22の作動面211上の複数の
ボンディングパッド213は一つの技術手段によりそれ
ぞれ対応するリード241に連結され、且つ第1チップ
21の非作動面212はリードフレーム24上に結合し
ている。本実施例では、第2チップ22のボンディング
パッド223と対応するリード241との結合手段とし
て金線などのボンディングワイヤ224が使用され、第
1チップ21の非作動面212は熱溶性の両面テープ2
3でリードフレーム24の第2チップ22をボンディン
グしていない一側面に結合されている。当然、半導体技
術に習熟した者が以上の説明から容易に思いつくよう
に、両面テープ23で第2チップ22と第1チップ21
を結合しうる。
ップ21の作動面211上の対応する複数のボンディン
グパッド213上に設置され、半田バンプ27とボンデ
ィングパッド213の間に予め内ボール214が植え込
まれて半田バンプ27とボンディングパッド213を結
合させる介装物とされる。その後、モールド樹脂26で
封止を進行して前述の二つのチップ21、22を被覆し
て一体の半導体パッケージ20となし、且つ複数のリー
ド241と半田バンプ27は該樹脂26の外に露出して
外界との連結用のインタフェースとされる。
22がリードフレーム24のリード241を第2チップ
22上の回路と外界との連結のインタフェースとしてお
り、第1チップ21は半田バンプ27を第1チップ21
上の回路と外界との連結のインタフェースとしており、
並びに第1チップ21と第2チップ22がいずれもリー
ドフレーム24上に位置決めされて、従来のBGA技術
で必要であった基板素子が省略されている。ゆえに、本
発明により提供される多チップ半導体パッケージ20
は、図3に示されるように、全体体積が比較的小さく、
ピン数が適当でICの長さが過長とならず、少なくとも
従来の基板素子を設置したICの面積よりその面積が縮
小され、且つ構造と素子数量の簡素化により製造コスト
削減を達成しうる。このほか、該チップ21、22はそ
れぞれ半田バンプ27とリード241をチップ上の回路
と外界との連結のインタフェースとしており、ゆえに第
1チップ21上の回路が直接第2チップ22上の回路と
結合され且つリード241が直接半田バンプ27と結合
されない時、該第1チップ21と第2チップ22は異な
る機能のチップとされうる。例えば、第1チップ21が
ロジック回路のチップとされて第2チップ22がメモリ
回路のチップとされうる。このように、同一IC中に同
時に数種類の異なる機能のチップを包括することで、I
Cの設計及び使用弾性が大幅に増加する。当然、半導体
技術に習熟した者が以上の説明より容易に思いつくよう
に、該第1チップ21と第2チップ22は同じ機能のチ
ップとされうるほか、第1チップ21と第2チップ22
上の電気回路は直接或いは間接的に相互に結合されう
る。
望ましい多チップ半導体パッケージ構造の実施例の望ま
しい製造フローの実施例であり、それは以下のaからf
のステップを包括する。 a.第1チップ21の非作動面212上に両面テープ2
3を利用して複数のリード241を具えた一つのリード
フレーム24を結合する b.第2チップ22の非作動面222をエポキシ樹脂2
5で第1チップ21の非作動面212に結合する。 c.第2チップ22の作動面211上のボンディングパ
ッド213をボンディングワイヤ224を利用してリー
ドフレーム24のリード241に連接し、第2チップ2
2上の回路をリード241で外界と連接可能とする。 d.第1チップ21の作動面211上の適当な位置のボ
ンディングパッド213に複数の内バンプ214を植え
込み、同時に樹脂26で第1チップ21と第2チップ2
2を封止して一つの半導体IC素子を形成し、且つリー
ド241及び内バンプ214それぞれの少なくとも一部
を樹脂26の外に露出させる。 e.複数の半田バンプ27を複数の内バンプ214の位
置に植え込んで第1チップ21上の回路を半田バンプ2
7を介して外界と連通させられるようにする。 f.リード241を曲げてフォーミングしリード241
を半田バンプ27のある方向に延伸して、所定の角度、
長さ及び形状を有するものとなし、必要時にはさらに複
数のIC間の切断分離工程を進行し、本発明の半導体パ
ッケージ20を完成する。
40のもう一つの望ましい実施例を示し、図7から図8
はその製造フローを示す。
ッケージ(IC)構造も、同様に、二つのチップ、即ち
第1チップ41と第2チップ42、複数のリード441
を有するリードフレーム44、複数の半田バンプ47、
及び、第1チップ41と第2チップ42を封止する樹脂
46を包括する。これら第1チップ41、第2チップ4
2は同様に、ぞれぞれ一つの作動面411、421と一
つの非作動面412、422を具え、且つ各チップの作
動面411、421それぞれに複数のボンディングパッ
ド413、423が設けられている。
でも、両面テープ43によりリードフレーム44の一側
面上に接着されているが、しかし、この技術の分野に習
熟した者であれば簡単に思いつけるように、第1チップ
41をエポキシ樹脂でリードフレーム44上に接着する
ことも可能である。リードフレーム44の、第1チップ
21と反対のもう一側面上に第2チップ42が結合さ
れ、且つ第2チップ42の作動面421上のボンディン
グパッド423は溶接材424(例えば半田バンプ)で
直接対応するリード441に連接され、これにより第2
チップ42がリードフレーム44に結合されると共に、
第2チップ42上の回路がリード441により外界と連
通可能となる。第1チップ41上のボンディングパッド
413には図3の実施例と同様、内バンプ414と半田
バンプ47が結合され、こうして第1チップ41上の回
路が半田バンプ47により外界と連接可能となる。
造フローであり、以下のaからfのステップを包括す
る。 a.第2チップ42の作動面421の複数のボンディン
グパッド423部分に導電性の溶接材424を植え込
む。 b.第2チップ42の複数の溶接材424を溶接方式で
リードフレーム44の対応するリード441に結合させ
て、リード441を第2チップ42上の回路と外界とを
連結するインタフェースとなし、リードフレーム44の
第2チップ42と反対のもう一側面の適当な位置に両面
テープ43を設置する。 c.第1チップ41の非作動面412を該リードフレー
ム44の両面テープ43に結合させ、第1チップ41を
リードフレーム44に固定する。 d.第1チップ41の作動面411の複数のボンディン
グパッド413部分にそれぞれ内バンプ414を植え込
み、並びに樹脂46で第1チップ41と第2チップ42
を封止し、且つリード441及び内バンプ414の一部
を樹脂46の外に露出させる。 e.複数の半田バンプ47を複数の内バンプ414の位
置に植え込み、半田バンプ47を第1チップ41の回路
と外界との連結のインタフェースとなす。 f.リード441を折り曲げてフォーミングし、リード
441を半田バンプ47の方向に延伸させて所定の角
度、長さ及び形状とし、本発明の多チップ半導体パッケ
ージ構造を完成する。
ッケージ構造とその製造方法を提供するものであり、そ
れは、有効に従来の単純なLOC或いは単純なBGA技
術により製造された従来の多チップ半導体パッケージ構
造の有する問題、即ち、半導体の長さが長すぎ、面積が
大きすぎ、全体構造が複雑で、製造が難しく、コストが
高く、実用性が劣るなどの数々の欠点を解決する。且つ
本発明の多チップ半導体パッケージ構造は、同一IC中
に数種の異なる機能のチップを有するか或いは同一の機
能のチップを有するかを選択でき、これによりICの設
計及び使用弾性を大幅に増加することができ、またその
全体構造は非常に簡単で、体積面積及び長さがいずれも
小さく、製造が容易であり、コストが非常に低く、進歩
性を有し、産業上の利用価値を有しており、且つ新規性
を有している。
図である。
つの実施例図である。
しい一つの実施例図である。
フローの実施例図である。
構造の製造フローの実施例図である。
一つの望ましい実施例図である。
フローのもう一つの実施例図である。
構造の製造フローの実施例図である。
Claims (10)
- 【請求項1】 複数のチップとされて、いずれも一つの
作動面と一つの非作動面を有して、各チップの作動面そ
れぞれに複数のボンディングパッドが設置されてチップ
上の回路と外界を連結するインタフェースとされる、上
記複数のチップ、 一つのリードフレームとされて、複数のリードを具え、
該第2チップの作動面の複数のボンディングパッドが一
つの技術手段によりそれぞれ対応するリードに連結され
る一方、該第1チップの非作動面が該リードフレームに
結合される、上記リードフレーム、 複数の半田バンプとされて、第1チップの作動面の対応
する上記ボンディングパッドに連接される、上記複数の
半田バンプ、 モールド樹脂とされ、前述の複数のチップを封止して一
体の半導体パッケージとなすと共に、該複数のリードと
半田バンプを外部に露出させて外界との連結のインタフ
ェースとなす、上記モールド樹脂。以上を包括して構成
された多チップ半導体パッケージ。 - 【請求項2】 前記ボンディングパッドがAlパッドと
されたことを特徴とする、請求項1に記載の多チップ半
導体パッケージ。 - 【請求項3】 前記第2チップのボンディングパッドと
対応するリードを連接する技術手段がボンディングワイ
ヤとされたことを特徴とする、請求項1に記載の多チッ
プ半導体パッケージ。 - 【請求項4】 前記第2チップのボンディングパッドと
リードを連結する技術手段として、前記第2チップのボ
ンディングパッドが直接対応するリードに溶接され、そ
れにより第2チップがリードフレームに結合、固定され
ることを特徴とする、請求項1に記載の多チップ半導体
パッケージ。 - 【請求項5】 前記第2チップの非作動面と第1チップ
の非作動面の間がエポキシで結合されていることを特徴
とする、請求項1に記載の多チップ半導体パッケージ。 - 【請求項6】 前記第1チップの非作動面が熱溶性の両
面テープでリードフレームの第2チップと結合していな
い一側面に結合されていることを特徴とする、請求項1
に記載の多チップ半導体パッケージ。 - 【請求項7】 前記第1チップの回路が直接第2チップ
の回路と結合しておらず、リードフレームのリードが直
接半田バンプと結合していないことを特徴とする、請求
項1に記載の多チップ半導体パッケージ。 - 【請求項8】 前記第1チップと第2チップが異なる機
能を有するチップとされたことを特徴とする、請求項1
に記載の多チップ半導体パッケージ。 - 【請求項9】 作動面と非作動面を有する複数のチップ
を封止してある多チップ半導体パッケージの製造方法に
おいて、以下のaからfのステップ、即ち、 a.第1チップの非作動面に複数のリードを具えた一つ
のリードフレームを結合するステップ b.第2チップの非作動面を第1チップの非作動面に結
合するステップ c.第2チップの作動面を、第1チップの上記リードフ
レームのリードに連接するステップ d.第1チップ21の作動面の適当な位置に複数の内バ
ンプを植え込んでからモールド樹脂で第1チップと第2
チップを封止すると共に、該リード及び内バンプの少な
くとも一部を樹脂の外に露出させるステップ e.複数の半田バンプを複数の内バンプの位置に植え込
むステップ f.リードを折り曲げて半田バンプの方向に所定の角度
と長さに延伸させるステップ、 以上を包括する多チップ半導体パッケージの製造方法。 - 【請求項10】 作動面と非作動面を有する複数のチッ
プを封止してある多チップ半導体パッケージの製造方法
において、以下のaからfのステップ、即ち、 a.第2チップの作動面の適当な位置に複数の導電性の
溶接材を植え込むステップ b.第2チップの複数の溶接材を溶接方式でリードフレ
ームの対応するリードに結合させるステップ c.第1チップの非作動面を該リードフレームの第2チ
ップと反対の側面に結合させるステップ d.第1チップの作動面の適当な位置に複数の内バンプ
を植え込み、並びに樹脂で第1チップと第2チップを封
止し、且つリード及び内バンプの少なくとも一部を樹脂
の外に露出させるステップ e.複数の半田バンプを複数の内バンプの位置に植え込
むステップ f.リードを折り曲げてフォーミングし、リードを半田
バンプの方向に延伸させて所定の角度、長さ及び形状と
なすステップ 以上を包括する多チップ半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10286410A JP3020481B1 (ja) | 1998-10-08 | 1998-10-08 | 多チップ半導体パッケージ構造とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10286410A JP3020481B1 (ja) | 1998-10-08 | 1998-10-08 | 多チップ半導体パッケージ構造とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3020481B1 true JP3020481B1 (ja) | 2000-03-15 |
JP2000124395A JP2000124395A (ja) | 2000-04-28 |
Family
ID=17704047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10286410A Expired - Fee Related JP3020481B1 (ja) | 1998-10-08 | 1998-10-08 | 多チップ半導体パッケージ構造とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3020481B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100457424B1 (ko) * | 2000-12-26 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
KR100729051B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6900549B2 (en) * | 2001-01-17 | 2005-05-31 | Micron Technology, Inc. | Semiconductor assembly without adhesive fillets |
JP2003204039A (ja) | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
CN101681904B (zh) * | 2008-05-30 | 2012-05-09 | 香港应用科技研究院有限公司 | 多芯片封装 |
KR101668444B1 (ko) | 2010-01-28 | 2016-10-21 | 삼성전자 주식회사 | 프레임 인터포저를 갖는 멀티 칩 패키지 |
JP6736132B1 (ja) * | 2019-04-18 | 2020-08-05 | 大分デバイステクノロジー株式会社 | パワー半導体モジュール |
-
1998
- 1998-10-08 JP JP10286410A patent/JP3020481B1/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000124395A (ja) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777799B2 (en) | Stacked semiconductor device and method of producing the same | |
KR100260997B1 (ko) | 반도체패키지 | |
US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
KR950005446B1 (ko) | 수지봉지형 반도체장치 | |
KR100445073B1 (ko) | 듀얼 다이 패키지 | |
US20020158318A1 (en) | Multi-chip module | |
JP2009540606A (ja) | スタックダイパッケージ | |
US20080157302A1 (en) | Stacked-package quad flat null lead package | |
JP4146290B2 (ja) | 半導体装置 | |
JPH0595015A (ja) | 半導体装置 | |
US20060284298A1 (en) | Chip stack package having same length bonding leads | |
US7291924B2 (en) | Flip chip stacked package | |
JP2005209882A (ja) | 半導体パッケージ及び半導体装置 | |
JP2001156251A (ja) | 半導体装置 | |
JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
US6075281A (en) | Modified lead finger for wire bonding | |
JP3371867B2 (ja) | 半導体装置 | |
JPH10335368A (ja) | ワイヤボンディング構造及び半導体装置 | |
CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
JPH10335366A (ja) | 半導体装置 | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
JPH11186449A (ja) | 半導体装置およびその製造方法 | |
US20080038872A1 (en) | Method of manufacturing semiconductor device | |
KR100258607B1 (ko) | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 | |
JPH0777256B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |