JP6736132B1 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6736132B1
JP6736132B1 JP2019079157A JP2019079157A JP6736132B1 JP 6736132 B1 JP6736132 B1 JP 6736132B1 JP 2019079157 A JP2019079157 A JP 2019079157A JP 2019079157 A JP2019079157 A JP 2019079157A JP 6736132 B1 JP6736132 B1 JP 6736132B1
Authority
JP
Japan
Prior art keywords
power semiconductor
circuit pattern
semiconductor element
resin
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019079157A
Other languages
English (en)
Other versions
JP2020178032A (ja
Inventor
昭雄 杉木
昭雄 杉木
誠 梅木
誠 梅木
岡本　卓也
卓也 岡本
慧 宮澤
慧 宮澤
Original Assignee
大分デバイステクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大分デバイステクノロジー株式会社 filed Critical 大分デバイステクノロジー株式会社
Priority to JP2019079157A priority Critical patent/JP6736132B1/ja
Application granted granted Critical
Publication of JP6736132B1 publication Critical patent/JP6736132B1/ja
Publication of JP2020178032A publication Critical patent/JP2020178032A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】大型の放熱板を不要とするパワー半導体モジュールの小型軽量化を提供する。【解決手段】パワー半導体モジュール１において、基板２の回路パターン３にパワー半導体素子４の下面を金属粒子焼結結合でダイボンディング接続するとともに、回路パターン３とパワー半導体素子４の上面とを超音波ワイヤーボンディングで接続後、回路パターン３に端子７を接続し、全ての接続部分を樹脂８で封止する。パワー半導体素子４の直下方に位置する基板２の下面の回路パターン９は樹脂８から露出させる。パワー半導体モジュール１の全ての接続部分が、封止する樹脂８のガラス転移点よりも高い融点を有する。【選択図】図１

Description

本発明は、パワー半導体素子を基板に実装するとともに樹脂で封止した構造のパワー半導体モジュールに関するものである。
従来より、電力制御等に大電流を流すことができる電子部品としてパワー半導体モジュールが広く利用されている。
このパワー半導体モジュールの一例として、パワー半導体素子を基板に実装するとともに樹脂で封止した構造のものが知られている（たとえば、特許文献１参照。）。このパワー半導体モジュールでは、内部の接続にはんだを用い、放熱板を設けて放熱を行う構成となっている。
特開２００４−１６５４０６号公報
上記従来のパワー半導体モジュールでは、内部の接続に封止する樹脂よりも融点が低いはんだを用いているために、稼働時に大電流が内部を流れることで発生した多大な熱によって内部のはんだが溶出して接続部分が破断するおそれがあった。
そのため、上記従来のパワー半導体モジュールでは、より多くの熱を放射することができるように大型の放熱板を設ける必要があり、大型で重量なものとなっていた。
そこで、請求項１に係る本発明では、基板の回路パターンにパワー半導体素子の下面をダイボンディングで接続するとともに、回路パターンとパワー半導体素子の上面とをワイヤーを用いてワイヤーボンディングで接続し、回路パターンに端子を接続し、全ての接続部分を樹脂で封止したパワー半導体モジュールにおいて、前記全ての接続部分が、前記パワー半導体素子と前記ワイヤーと前記全ての接続部分とを封止する樹脂のガラス転移点よりも高い融点を有して、前記樹脂のガラス転移よりも先に前記接続部分が溶断しないことにした。
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記基板の上面の回路パターンにパワー半導体素子を実装するとともに、パワー半導体素子の直下方に位置する基板の下面の回路パターンを樹脂から露出させることにした。
また、請求項３に係る本発明では、前記請求項１又は請求項２に係る本発明において、前記回路パターンとパワー半導体素子の下面とを金属粒子焼成結合により接続するとともに、前記回路パターンとパワー半導体素子の上面及び端子とを超音波接合により接続することにした。
そして、本発明では、以下に記載する効果を奏する。
すなわち、本発明では、基板の回路パターンにパワー半導体素子の下面をダイボンディングで接続するとともに、回路パターンとパワー半導体素子の上面とをワイヤーボンディングで接続し、回路パターンに端子を接続し、全ての接続部分を樹脂で封止したパワー半導体モジュールにおいて、前記全ての接続部分が、封止する樹脂のガラス転移点よりも高い融点を有することにしているために、大型の放熱板を設ける必要がなくなり、パワー半導体モジュールの小型軽量化を図ることができる。
本発明に係るパワー半導体モジュールを示す断面模式図。 同製造工程を示す説明図。
以下に、本発明に係るパワー半導体モジュールの具体的な構成について図面を参照しながら説明する。
図１に示すように、パワー半導体モジュール１は、基板２の上面の回路パターン３にパワー半導体素子４の下面をダイアタッチ材５を用いてダイボンディングで接続するとともに、回路パターン３とパワー半導体素子４の上面とをワイヤー６を用いてワイヤーボンディングで接続し、さらに、回路パターン３に端子７を接続し、全ての接続部分を樹脂８で封止している。
このパワー半導体モジュール１では、基板２の上面の回路パターン３にパワー半導体素子４を実装するとともに、パワー半導体素子４の直下方に位置する基板２の下面の回路パターン９を封止した樹脂８から外部に露出させている。
ここで、基板２は、セラミックス板製で表面（上面及び下面）に銅からなる回路パターン3,9を形成している。
回路パターン３は、パワー半導体素子４と端子７とを電気的に接続する所要形状の配線パターンを形成している。
パワー半導体素子４は、化合物系パワーデバイス等の大電流を流すことができ電力制御に用いられる半導体素子であり、下面にダイボンディング用の電極が形成されるとともに、上面にワイヤーボンディング用の電極が形成されている。
ダイアタッチ材５は、回路パターン３とパワー半導体素子４とを金属粒子焼成結合させており、ここでは、銅ナノ粒子を用いている。
ワイヤー６は、アルミ細線製で端子７が接続される回路パターン３とパワー半導体素子４とを超音波接合（溶接）によって接続している。
端子７は、銅板製のリードフレーム10を樹脂８で封止した後に所定形状に切断して形成しており、回路パターン３に超音波接合（溶接）によって接続している。
樹脂８は、シリコン系封止材やエポキシ系封止材などを用いることができるが、耐熱性を向上させるためにガラス転移点（ガラス転移温度）が高いものが望ましい。
回路パターン９は、稼働時に発生するパワー半導体素子４の熱を放射するために基板２の下面に全体的に形成している。
パワー半導体モジュール１は、以上に説明したように構成している。
特に、上記パワー半導体モジュール１では、回路パターン３とパワー半導体素子４の下面との接続部分、及び、回路パターン３とパワー半導体素子４の上面との接続部分、並びに、回路パターン３と端子７との接続部分が、封止する樹脂８のガラス転移点よりも高い融点を有するようにしている。
そのため、上記構成のパワー半導体モジュール１では、封止材よりも先に内部の接続が溶断等することが無く、これにより、大型の放熱板を設ける必要もなくなり、パワー半導体モジュール１の小型軽量化を図ることができ、高耐熱性で高信頼性のパワー半導体モジュール１とすることができる。
このパワー半導体モジュール１は、以下に説明するようにして製造することができる。
まず、図２（ａ）に示すように、基板２の上面及び下面に所要形状の回路パターン3,9を形成する。
次に、図２（ｂ）に示すように、基板２の上面の回路パターン３の所定位置にダイアタッチ材５を塗布するとともにパワー半導体素子４を載置し、回路パターン３とパワー半導体素子４の下面の電極とを金属粒子焼成結合する。
次に、図２（ｃ）に示すように、パワー半導体素子４の上面の電極と回路パターン３とにワイヤー６の端部をそれぞれ超音波接合する。
次に、図２（ｄ）に示すように、基板２の回路パターン３にリードフレーム10の端子７部分先端を超音波接合する。
次に、図２（ｅ）に示すように、基板２の下面の回路パターン９を露出させた状態で、回路パターン３とパワー半導体素子４の下面との接続部分、及び、回路パターン３とパワー半導体素子４の上面との接続部分、並びに、回路パターン３と端子７との接続部分を樹脂８で成形封止する。
最後に、図２（ｆ）に示すように、リードフレーム10から端子７を切断して、パワー半導体モジュール１を製造する。
１ パワー半導体モジュール ２ 基板
３ 回路パターン ４ パワー半導体素子
５ ダイアタッチ材 ６ ワイヤー
７ 端子 ８ 樹脂
９ 回路パターン 10 リードフレーム

Claims (3)

  1. 基板の回路パターンにパワー半導体素子の下面をダイボンディングで接続するとともに、回路パターンとパワー半導体素子の上面とをワイヤーを用いてワイヤーボンディングで接続し、回路パターンに端子を接続し、全ての接続部分を樹脂で封止したパワー半導体モジュールにおいて、
    前記全ての接続部分が、前記パワー半導体素子と前記ワイヤーと前記全ての接続部分とを封止する樹脂のガラス転移点よりも高い融点を有して、前記樹脂のガラス転移よりも先に前記接続部分が溶断しないことを特徴とするパワー半導体モジュール。
  2. 前記基板の上面の回路パターンにパワー半導体素子を実装するとともに、パワー半導体素子の直下方に位置する基板の下面の回路パターンを樹脂から露出させたことを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 前記回路パターンとパワー半導体素子の下面とを金属粒子焼成結合により接続するとともに、前記回路パターンとパワー半導体素子の上面及び端子とを超音波接合により接続したことを特徴とする請求項１又は請求項２に記載のパワー半導体モジュール。
JP2019079157A 2019-04-18 2019-04-18 パワー半導体モジュール Active JP6736132B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019079157A JP6736132B1 (ja) 2019-04-18 2019-04-18 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019079157A JP6736132B1 (ja) 2019-04-18 2019-04-18 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP6736132B1 true JP6736132B1 (ja) 2020-08-05
JP2020178032A JP2020178032A (ja) 2020-10-29

Family

ID=71892407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019079157A Active JP6736132B1 (ja) 2019-04-18 2019-04-18 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP6736132B1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020481B1 (ja) * 1998-10-08 2000-03-15 大衆電腦股▲ふん▼有限公司 多チップ半導体パッケージ構造とその製造方法
JP3985148B2 (ja) * 2001-08-16 2007-10-03 信越化学工業株式会社 液状エポキシ樹脂組成物及び半導体装置
JP4039196B2 (ja) * 2002-10-07 2008-01-30 富士電機機器制御株式会社 半導体モジュールの製造方法
JP2007073611A (ja) * 2005-09-05 2007-03-22 Renesas Technology Corp 電子装置およびその製造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
JP6833986B2 (ja) * 2017-05-11 2021-02-24 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7026451B2 (ja) * 2017-05-11 2022-02-28 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Also Published As

Publication number Publication date
JP2020178032A (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP4634497B2 (ja) 電力用半導体モジュール
US20050093131A1 (en) Semiconductor device having metal plates and semiconductor chip
JP3390661B2 (ja) パワーモジュール
JP2010027813A (ja) 電力用半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JPH06283650A (ja) 半導体装置
WO2019064775A1 (ja) 半導体装置およびその製造方法
US20140084438A1 (en) Semiconductor device and method of manufacturing same
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
KR102199360B1 (ko) 반도체 패키지
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
JP5233853B2 (ja) 半導体装置
JP5898575B2 (ja) 半導体装置
JP6736132B1 (ja) パワー半導体モジュール
JP2013033874A (ja) パワーモジュール
JP6997690B2 (ja) パワーモジュール
CN215220694U (zh) 功率模块
JP5682511B2 (ja) 半導体モジュール
JP2009224529A (ja) 半導体装置およびその製造方法
JP2007157801A (ja) 半導体モジュールとその製造方法
CN216624256U (zh) 半导体封装和电子设备
CN217655869U (zh) 半导体封装组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200131

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200131

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200709

R150 Certificate of patent or registration of utility model

Ref document number: 6736132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250