CN216624256U - 半导体封装和电子设备 - Google Patents

Abstract

本公开的实施例涉及半导体封装和电子设备。例如，该半导体封装可以包括第一基板组件，包括第一表面和与第一表面相对的第二表面。该半导体封装还可以包括一个或多个芯片，通过第一导热连接材料被接合至第一基板组件的第一表面。此外，该半导体封装还可以包括第二基板组件，包括第三表面和与第三表面相对的第四表面，第三表面与第一表面被设置为彼此面对，并且第三表面通过第二导热连接材料被接合至一个或多个芯片。其中第一表面与第三表面中的至少一个表面被成型为具有台阶图案，以与一个或多个芯片的表面相配合。本公开的实施例至少能够简化双面散热结构，改善芯片散热效果。

Description

半导体封装和电子设备

技术领域

本公开的实施例主要涉及半导体领域，并且更具体地，涉及半导体封装、封装形成方法和包括该半导体封装的电子设备。

背景技术

随着电子产品的高密度、小型化的发展，高集成度、薄型化、小型化已经成为主流趋势。为了满足现代电子产品的小型化、高集成度的设计需求，印刷电路板通常被设计为小尺寸。然而，随着大功率半导体芯片的普及运用，小尺寸的电路板封装还面临着散热问题的挑战。有限地散热性能限制了功率器件向着更高集成度以及更高功率密度的发展。

在传统的散热方案中，较为常用的是单面散热方案，其通过将功率半导体芯片放置在具有导热性能的绝缘基板(诸如DBC、AMB、IMS等)上来将功率半导体芯片产生的热量直接传导到封装表面之外，从而实现功率半导体芯片的散热。此外，其他传统的散热方案利用双面散热方案来进一步改善散热性能。然而，双面散热方案仍然存在热阻较高、导热路径不均衡、组装过程复杂等问题。

实用新型内容

根据本公开的示例实施例，提供了一种新的双面散热方案。

在本公开的第一方面中，提供了一种半导体封装。该半导体封装可以包括第一基板组件，包括第一表面和与第一表面相对的第二表面。该半导体封装还可以包括一个或多个芯片，通过第一导热连接材料被接合至第一基板组件的第一表面。此外，该半导体封装还可以包括第二基板组件，包括第三表面和与第三表面相对的第四表面，第三表面与第一表面被设置为彼此面对，并且第三表面通过第二导热连接材料被接合至一个或多个芯片。其中第一表面与第三表面中的至少一个表面被成型为具有台阶图案，以与一个或多个芯片的表面相配合。

本公开的第三方面，提供了一种电子设备，包括：如本公开的第一方面所描述的半导体封装；以及供电模块，连接至所述半导体封装，以为所述半导体封装供电。

提供实用新型内容部分是为了以简化的形式来介绍一系列概念，它们在下文的具体实施方式中将被进一步描述。实用新型内容部分不旨在标识本公开的关键特征或必要特征，也不旨在限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：

图1A示出了传统的基于双面散热方案的半导体封装的示意图；

图1B示出了传统的基于双面散热方案的半导体封装的沿A-A线的截面图；

图2A示出了根据本公开的实施例的半导体封装的示意图；

图2B示出了根据本公开的实施例的半导体封装的沿A-A线的截面图；

图3示出了根据本公开的实施例的备选示例性的半导体封装的示意图；

图4示出了根据本公开的实施例的形成半导体封装的过程的流程图；以及

图5A至图5C示出了根据本公开的实施例的形成半导体封装的各个阶段的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。

在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。

方向术语(诸如“顶部”、“底部”、“上方”、“下方”、“前方”、“后方”、“头部”、“尾部”、“之上”、“之下”等)可参考所描述的附图和/或元件的方向使用。因为实施例可以多种不同的方向定位，所以方向术语用于说明的目的而不用于限制。在一些实例中，只要保持元件之间的一般方向关系及其一般目的，就可以基于实施例的定向来用等效的方向术语交换方向术语。

在本公开中，包括序号的表述(诸如“第一”、“第二”等)可修改各种元件。然而，这些元件不限于上述表述。例如，上述表述不限制元件的顺序和/或重要性。上述表述仅用于区分一个元件与其他元件。

应理解，当一个元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当一个元件被称为与另一元件“直接连接”或“直接耦合”时，不存在中间元件。用于描述元件之间关系的其他词语应以类似方式解释(例如，“之间”与“直接之间”、“相邻”与“直接相邻”等)。

在本文描述或附图所示的实施例中，任何直接电气连接或耦合(即，没有额外中间元件的任何连接或耦合)也可通过间接连接或耦合(即，与一个或多个额外中间元件的连接或耦合)实施，反之亦然，只要基本上保持连接或耦合的一般目的即可。

如上文所描述，随着半导体技术的不断发展，电子器件的设计呈现小型化趋势。然而，对于在工作过程中产生热量较高的功率半导体芯片而言，高效、均衡的散热性能是保证小型化的电子器件能够正常工作的前提条件。

为此，散热方案通常采用单面散热方案和双面散热方案。由于双面散热方案通常具有更好的散热性能，基于双面散热方案的功率半导体芯片封装设计更为青睐。

图1A示出了传统的基于双面散热方案的半导体封装100的示意图，并且图1B示出了传统的基于双面散热方案的半导体封装100的沿A-A线的截面图。如图1A所示，可以通过利用合金间隙块(Alloy Spacer)150来在绝缘基板110与绝缘基板120之间设置芯片130。

作为示例，如图1A和图1B所示，绝缘基板110可以包含铜层111、陶瓷层112和铜层113。芯片130可以通过焊接或烧结材料140与铜层113接合，由此，芯片130工作产生的热量可以向半导体封装100的下部传导，以便传递至外部或其他部件。此外，绝缘基板120可以包含铜层121、陶瓷层122和铜层123。合金间隙块150被设置在芯片130与铜层123之间，并且芯片130与合金间隙块150以及合金间隙块150与铜层123之间均布置有焊接或烧结材料140。由此，芯片130工作产生的热量可以向半导体封装100的上部传导，以便传递至外部或其他部件。

应理解，如图1A所示，对于不存在芯片的部分，可以直接在铜层113和铜层123之间设置合金间隙块150，以起到导热和支撑的作用。此外，芯片130可以通过金属导线170与引线框架160相连，并且还可以利用诸如环氧树脂的封装材料180对上述整个布置进行封装，从而实现双面散热。

然而，传统的双面散热方案存在如下问题。首先，由于铜层123与芯片130之间设置有合金间隙块150，使得芯片130产生的热量不能直接传导至铜层123，故在芯片130的纵向导热路径上的热阻相对较高。其次，由于芯片130上侧布置有合金间隙块150和焊接或烧结材料140，故由芯片130向上的导热路径的热阻与由芯片130向下的导热路径的热阻不平衡。再次，如图1A所示，由于存在不同厚度的合金间隙块150，组合后的半导体封装的平坦程度难以控制。此外，由于存在合金间隙块150以及更多的焊接或烧结材料140，半导体封装100的整体结构和形成工艺均更加复杂。由此，需要对传统的双面散热方案进行改进，从而克服或至少缓解上述缺点中的至少一个。

根据本公开的实施例，提出了一种封装形成方案。该方案通过对绝缘基板进行多层蚀刻处理来代替传统散热方案中的合金间隙块，以便实现两块绝缘基板夹置芯片的更为简化的双面散热结构，从而能够解决上述问题和/或其他潜在问题。以下将结合上述示例场景来详细描述本公开的各实施例。应当理解，这仅仅是出于说明的目的，不旨在以任何方式限制本实用新型的范围。

图2A示出了根据本公开的实施例的半导体封装200的示意图。图2B示出了根据本公开的实施例的半导体封装200的沿A-A线的截面图。应当理解，图2A和图2B中所示的半导体封装200仅仅是本公开的实施例可实现于其中的一种示例，不旨在限制本公开的范围。

如图2A以及图2B所示，半导体封装200可以包含第一基板组件210。作为示例，第一基板组件210可以包含诸如正表面的第一表面201以及与第一表面201相对的诸如背表面的第二表面202。在某些实施例中，第一基板组件210是绝缘基板，其可以由诸如铜的第一金属层211、诸如陶瓷的第一绝缘层212、以及诸如铜的第一成型金属层213组成。应理解，上述实施例中的铜可以被其他导热、导电材料替代，并且上述实施例中的陶瓷可以被其他导热、绝缘材料替代。

此外，在某些实施例中，半导体封装200还可以包含芯片230。作为示例，芯片230可以是裸片或管芯。应理解，除图2A以及图2B中所示的芯片230之外，半导体封装200还可以包含一个或多个其他芯片。在某些实施例中，芯片230通过第一导热连接材料241被接合至第一基板组件210的第一表面201。应理解，第一导热连接材料241可以是具有导热功能的焊接或烧结材料，诸如银、铜、焊锡等。

此外，在某些实施例中，半导体封装200还可以包含第二基板组件220。作为示例，第二基板组件220可以包含诸如正表面的第三表面203和与第三表面203相对的第四表面204。在某些实施例中，第二基板组件220是绝缘基板，其可以由诸如铜的第二金属层221、诸如陶瓷的第二绝缘层222、以及诸如铜的第二成型金属层223组成。应理解，上述实施例中的铜可以被其他导热、导电材料替代，上述实施例中的陶瓷可以被其他导热、绝缘材料替代，并且第一基板组件210的组装方式可以与第二基板组件220的组装方式相同或不同。

如图2A或图2B所示，在某些实施例中，第三表面203被朝下布置，第一表面201被朝上布置，故第三表面203和第一表面201被设置为彼此面对。此外，第三表面203可以通过第二导热连接材料242被接合至芯片230。应理解，第二导热连接材料242可以是具有导热功能的焊接或烧结材料，诸如银、铜、焊锡等，并且第二导热连接材料242与第一导热连接材料241可以是相同或不同的导热材料。

此外，在某些实施例中，第一表面201与第三表面203中的至少一个表面被成型为具有台阶图案，以便至少与芯片230的表面相配合。应理解，本文所述的“成型”是指工件、产品经过加工而成为所需要的形状。在某些实施例中，该成型过程可以是多层蚀刻(multi-layer etching)过程或者半蚀刻(half etching)过程等。作为示例，如图2A或图2B所示，第一成型金属层213是通过对第一表面201进行多层蚀刻而形成的，以及第二成型金属层223是通过对第三表面203进行多层蚀刻而形成的。具体地，如图2A所示，第一表面201的位于图左侧的部分被配置用于与芯片230连接，例如通过蚀刻工艺。由于该部分与芯片230连接，故该部分的表面粗糙度和平坦度要求较高，需要适配上方的芯片230和第二基板组件220等的连接要求。相应地，第一表面201的位于图右侧的部分被配置用于与第二基板组件220连接。该部分是第一基板组件210的上述三层材料结合之前的原始表面。

如图2A所示，第一表面201的位于图左侧的部分以及第一表面201的位于图右侧的部分的平面高度不同，呈现台阶图案。此外，如图2A所示，第一表面201的位于图左侧的部分以及第一表面201的位于图右侧的部分之间存在通过蚀刻形成的电路隔断。以此方式，可以利用被成型的台阶图案来替代传统双面散热方案中的合金间隙块，从而至少能够简化双面散热结构，改善芯片散热效果。

在某些实施例中，上述成型金属层(尤其是第二成型金属层223)的厚度可以被形成为预定尺寸，例如，该尺寸可以在0.2mm至1.5mm的范围内，优选地，该尺寸可以在0.3mm至1.3mm的范围内，更优选地，该尺寸可以在0.5mm至1.0mm的范围内，例如，该尺寸为0.8mm。以此方式，可以减少半导体封装200的厚度，从而提高半导体器件的整体集成度。

在备选实施例中，上述成型金属层(尤其是第二成型金属层223)的厚度的尺寸可以在1.5mm至3mm的范围内，优选地，该尺寸可以在1.6mm至2.6mm的范围内，更优选地，该尺寸可以在1.5mm至2.5mm的范围内，例如，该尺寸为2mm。以此方式，可以改善半导体封装200的内部空间，从而易于设计金属导线270的布线方式，例如，金属导线270可以布置在第二基板组件220下方。

应理解，第一基板组件210以及第二基板组件220可以预先被准备好，或者从其他制备厂商定制。以此方式，半导体封装200的主要部分仅包含三个组件，即，第一基板组件210、第二基板组件220、以及芯片230，由此简化了半导体封装的结构。此外，半导体封装200通过利用经多层蚀刻的基板组件所构成的台阶图案来代替传统双面散热方案中的合金间隙块，从而改善了导热路径的热阻。

在某些实施例中，对于不存在芯片的部分，还可以将第三表面203通过第三导热连接材料243接合至第一表面201。换言之，如图2A所示，第一成型金属层213和第二成型金属层223可以均被成型，例如被预先地多层蚀刻，从而可以通过第三导热连接材料243相接合。以此方式，可以在不包含传统双面散热方案中的合金间隙块的情况下仍然起到支撑半导体封装200。

此外，在某些实施例中，半导体封装200还可以包括金属导线270，其可以用于将芯片230连接至引线框架260。如图2A所示，引线框架260可以通过连接材料240与第一成型金属层213电连接，从而实现芯片230与半导体封装200外部的电连接。作为示例，引线框架260与第一基板组件210之间的连接通常包括三种方式：焊料焊接、烧结或超声波焊接。因此，在采用超声波焊接方式来连接引线框架260与第一基板组件210时，引线框架260与第一基板组件210之间可以不存在连接材料240。

在某些实施例中，第一导热连接材料241、第二导热连接材料242和第三导热连接材料243可以是银、铜、焊锡中的至少一种材料。

在某些实施例中，半导体封装200还可以包括封装材料280。封装材料280位于第一基板组件210、芯片230以及第二基板组件220之间，用于填充半导体封装200内的剩余空间，从而形成半导体封装200。

在某些实施例中，第一基板组件210与第二基板组件220由相同材料制成。备选地或附加地，第一基板组件210与第二基板组件220具有相差低于阈值百分比的导热系数，例如，两者的导热系数相差10％或更少。

在某些实施例中，如图2A和图2B所示，第一表面201与第三表面203均被多层蚀刻，以形成彼此配合、且容纳芯片230的台阶图案。也就是说，第一基板组件210与第二基板组件220均预先进行多层蚀刻处理，以便尽可能多地保证芯片230朝上和朝下的导热路径的热阻相同。

在某些实施例中，为了简化工艺，还可以仅对第一基板组件210与第二基板组件220中的一个预先进行多层蚀刻处理。图3示出了根据本公开的实施例的仅对第二基板组件320预先进行多层蚀刻处理的半导体封装300的示意图。

如图3所示，半导体封装300可以包含第一基板组件310。作为示例，第一基板组件310可以包含诸如正表面的第一表面301以及与第一表面301相对的诸如背表面的第二表面302。在某些实施例中，第一基板组件310是绝缘基板，其可以由第一金属层311、第一绝缘层312、以及第一成型金属层313组成。如图3所示，第一成型金属层313并未经过多层蚀刻处理。

此外，半导体封装300还可以包含第二基板组件320。作为示例，第二基板组件220可以包含第三表面303和与第三表面303相对的第四表面304。在某些实施例中，第二基板组件320是绝缘基板，其可以由第二金属层321、第二绝缘层322、以及第二成型金属层323组成。如图3所示，第二成型金属层323预先经过多层蚀刻处理，其中位于左侧的部分被处理为与图2A的相应部分相同，而位于右侧的部分被处理为相对于图2A的相应部分具有较大的厚度，以便通过第二导热连接材料343与第一基板组件310接合。以此方式，可以简化预先进行的多层蚀刻工艺。

应理解，备选实施例还可以包括仅对第一基板组件310预先进行多层蚀刻处理的半导体封装300，其原理与上述实施例相似，故在此不再赘述。

上文描述的技术方案仅用于示例，而非限制本实用新型。应理解，还可以按照其他方式和连接关系来布置整个半导体封装。为了更清楚地解释上述方案的原理，下文将参考图4来更详细描述本公开的上述半导体封装的形成过程。此外，下文还将参考图5A至图5C来详细描述形成半导体封装的各个阶段。

图4示出了根据本公开的实施例的形成半导体封装的过程400的流程图。图5A至图5C示出了根据本公开的实施例的形成半导体封装的各个阶段的示意图。为了便于理解，在下文描述中提及的具体实例均是示例性的，并不用于限定本公开的保护范围。

在框402，形成第一基板组件。作为示例，提供第一基板组件210。应理解，第一基板组件210可以被预先制备。在某些实施例中，可以通过组合第一金属层211、第一绝缘层212和第一成型金属层213形成第一基板组件210。例如，可以通过压合方式将第一金属层211、第一绝缘层212和第一成型金属层213组合成为一体。此外，第一成型金属层213用于容纳或放置芯片230，故第一成型金属层213需要预先被多层蚀刻成具有配合芯片230的形状以及替代传统双面散热方案中的合金间隙块的部分空间的台阶图案。应理解，第一成型金属层213是通过对第一基板组件210的上表面进行多层蚀刻而形成的。

在框404，参考图5A所示的组件焊接或烧结阶段，可以使用第一导热连接材料241来接合芯片230与第一基板组件210的经多层蚀刻的上表面。此外，为了连接引线框架260，附加的连接材料240被布置在第一成型金属层213的上方。

通过接合上述各部件，进入如图5B所示的导线接合阶段。作为示例，金属导线270被提供，用于将芯片230与引线框架260电连接。

在框406，形成第二基板组件。作为示例，可以提供第二基板组件220。应理解，第二基板组件220可以被预先制备。在某些实施例中，可以通过组合第二金属层221、第二绝缘层222和第二成型金属层223形成第二基板组件220。例如，可以通过压合方式将第二金属层221、第二绝缘层222和第二成型金属层223组合成为一体。

此外，第二成型金属层223被设置为覆盖芯片230并与第一成型金属层213的未被芯片230覆盖的部分接合，故第二成型金属层223需要预先被多层蚀刻成具有配合芯片230的形状以及替代传统双面散热方案中的合金间隙块的部分空间的台阶图案。应理解，第二成型金属层223是通过对第二基板组件220的下表面进行多层蚀刻而形成的。还应理解，框402与框406中的过程可以在供应商处完成，并且框402、框404、与框406可以按照任意合理顺序顺次或并行完成。

在框408，在如图5C所示的进一步的组件焊接或烧结阶段，以第一基板组件210的上表面与第二基板组件220的下表面彼此面对地设置的方式，将第二基板组件220的下表面与芯片230接合。

注意，虽然图5A至图5C中示出了第一基板组件210的上表面与第二基板组件220的下表面两者均被成型为台阶图案，该实施例并不用于限制本公开的保护范围。第一基板组件210的上表面与第二基板组件220的下表面中的至少一个表面可以被成型为具有台阶图案，以与芯片230的表面相配合。

在某些实施例中，如图5C所示，第二基板组件220的下表面还可以通过第三导热连接材料243被接合至第一基板组件210的上表面。

在某些实施例中，如图5C所示，第一基板组件210的上表面与第二基板组件220的下表面均被多层蚀刻，以形成彼此配合、且容纳芯片230的台阶图案。

在某些实施例中，第一导热连接材料241、第二导热连接材料242和第三导热连接材料243是银、铜、焊锡中的至少一种。

在某些实施例中，还可以通过封装材料对第一基板组件210、芯片230以及第二基板组件220的组合进行封装。

在某些实施例中，第一基板组件210与第二基板组件220可以由相同材料制成，或者具有相差低于阈值百分比的导热系数。

应理解，经上述工艺生产的半导体封装可以被用于诸如汽车系统电控单元的对功率芯片具有需求的电子设备中。在某些实施例中，该电子设备可以包括如上文多个实施例及其结合中所述的半导体封装。此外，该电子设备还可以包括供电模块，该供电模块被连接至上述半导体封装，以为半导体封装供电。

综上所述，本公开通过将经过特定成型工艺后具有特定台阶图案的绝缘基板应用于双面散热方案中，实现了更高效的散热路径。例如，由于绝缘基板的经多层蚀刻或半蚀刻的部分可以代替传统双面散热方案中的合金间隙块，故本公开的双面散热方案具有显著降低的热阻，并且自芯片朝上以及朝下的散热路径基本实现热均衡。此外，由于本公开的双面散热方案省略了间隙块，故减少了组件数目，简化了组合工艺。另外，由于多层蚀刻的处理还改善了绝缘基板的平坦度，从而提升了封装质量。

在不损害基本原理的情况下，可以相对于已经仅以示例的方式描述的内容变化细节和实施例，甚至显著地变化细节和实施例，而不脱离保护范围。

权利要求是本文中提供的关于实施例的技术教导的组成部分。

保护范围由所附权利要求确定。

Claims (10)

1.一种半导体封装，其特征在于，包括：

第一基板组件，包括第一表面和与所述第一表面相对的第二表面；

一个或多个芯片，通过第一导热连接材料被接合至所述第一基板组件的所述第一表面；以及

第二基板组件，包括第三表面和与所述第三表面相对的第四表面，所述第三表面与所述第一表面被设置为彼此面对，并且所述第三表面通过第二导热连接材料被接合至所述一个或多个芯片，

其中所述第一表面与所述第三表面中的至少一个表面被成型为具有台阶图案，以与所述一个或多个芯片的表面相配合。

2.根据权利要求1所述的半导体封装，其特征在于，所述第三表面还通过第三导热连接材料被接合至所述第一表面。

3.根据权利要求1所述的半导体封装，其特征在于，所述第一基板组件由第一金属层、第一绝缘层和第一成型金属层组成，所述第一成型金属层是通过对所述第一表面进行多层蚀刻而形成的。

4.根据权利要求1所述的半导体封装，其特征在于，所述第二基板组件由第二金属层、第二绝缘层和第二成型金属层组成，所述第二成型金属层是通过对所述第三表面进行多层蚀刻而形成的。

5.根据权利要求1所述的半导体封装，其特征在于，所述第一表面与所述第三表面均被多层蚀刻，以形成彼此配合、且容纳所述一个或多个芯片的所述台阶图案。

6.根据权利要求1所述的半导体封装，其特征在于，还包括：

金属导线，用于将所述一个或多个芯片连接至引线框架。

7.根据权利要求2所述的半导体封装，其特征在于，所述第一导热连接材料、所述第二导热连接材料和所述第三导热连接材料是如下材料中的至少一种：

银；

铜；以及

焊锡。

8.根据权利要求1所述的半导体封装，其特征在于，还包括：

封装材料，位于所述第一基板组件、所述一个或多个芯片以及所述第二基板组件之间。

9.根据权利要求1所述的半导体封装，其特征在于，所述第一基板组件与所述第二基板组件由相同材料制成，或者具有相差低于阈值百分比的导热系数。

10.一种电子设备，其特征在于，包括：

如权利要求1至9中任一项所述的半导体封装；以及

供电模块，连接至所述半导体封装，以为所述半导体封装供电。

Images