JPH0334854B2 - - Google Patents

Info

Publication number
JPH0334854B2
JPH0334854B2 JP59259573A JP25957384A JPH0334854B2 JP H0334854 B2 JPH0334854 B2 JP H0334854B2 JP 59259573 A JP59259573 A JP 59259573A JP 25957384 A JP25957384 A JP 25957384A JP H0334854 B2 JPH0334854 B2 JP H0334854B2
Authority
JP
Japan
Prior art keywords
lead
support lead
die pad
semiconductor element
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59259573A
Other languages
English (en)
Other versions
JPS61137334A (ja
Inventor
Koichi Nakagawa
Kazunari Michii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59259573A priority Critical patent/JPS61137334A/ja
Publication of JPS61137334A publication Critical patent/JPS61137334A/ja
Publication of JPH0334854B2 publication Critical patent/JPH0334854B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置、特に半導体集積回路
素子をリードフレームに樹脂を用いて実装する半
導体装置に関するものである。
〔従来の技術〕
第２図にリードフレームに半導体素子をダイボ
ンド実装する半導体装置の従来例を示す。１はリ
ードフレームに設けられたダイスパツド、２１
は、ダイスパツド１の一側辺から延長して形成さ
れたサポートリード、２ａ〜２ｔは上記リードフ
レームに規定数設けられたリードフインガーで、
これは当然上記ダイスパツド及びサポートリード
２１と同一平面上にある。３はダイボンド実装す
べき半導体素子、４はワイヤボンド（以下、金属
細線あるいは配線ワイヤともいう）、５は半導体
素子３の表面周縁に沿つて設けられた規定数のア
ルミニウム電極（表面電極）である。
本従来装置では、ダイスパツド１上にダイボン
ド実装された半導体素子３はそのアルミニウム電
極５がリードフインガー２ａ〜２ｔと金属細線４
で結線され、これが信号ラインとなる。また半導
体素子３のアルミニウム電極５のうちの所定の電
極（所定表面電極）５ａとリードフレームのダイ
スパツド１に接続されたサポートリード２１との
間にワイヤボンドすることがある。これは半導体
素子の電気的特性を安定化するために半導体素子
の裏面と半導体素子の表面のアルミニウム電極と
を電気的に同電位とするためである。第２図で言
えば、アルミニウム電極５ａとサポートリード２
１とを結線するワイヤボンド４ａがこれであり、
これをグランドボンドという。
なお半導体装置は、上記ワイヤボンドを行なつ
たのち半導体素子、ダイスパツド、サポートリー
ド２１及びリードフインガー２ａ〜２ｔの先端部
を含んで樹脂封止し、上記サポートリード２１及
びリードフインガー２ａ〜２ｔをカツトすること
によつて完成し、上記サポートリード２１及びリ
ードフインガー２ａ〜２ｔの半導体装置に付随し
た部分が外部リードとなる。
〔発明が解決しようとする問題点〕
しかるに上記のような従来のワイヤボンド方法
では、第３図のような場合に問題がある。即ち、
第３図では、半導体素子３のアルミニウム電極５
の配置が上記第２図とは異なつていて、サポート
リード２１の方向とグランドボンド４ａの方向と
が一致していない。つまり、上記サポートリード
２１と接続すべきアルミニウム電極５ａが、サポ
ートリード２１と対向する位置から紙面左側にず
れて位置している。この場合、サポートリード２
１の紙面右隣りのリードフインガー２ａを結線す
るワイヤボンド４ｂはサポートリード２１を横切
つて配線されることになる。第４図はこの様子を
示す正面図である。金属細線４ｂは第４図に示す
ようにボンデイングされるが、第４図の例のよう
にワイヤボンド４ｂのループが低くたれ下がつた
ような場合には、上記リードフインガー２ａへの
配線ワイヤ４ｂがサポートリード２１に接触する
ことが発生し、電気特性の不良となる。
本発明はこのような問題点を解消するためにな
されたもので、接続上の電気的不良を防止できる
半導体装置を提供することを目的とするものであ
る。
〔問題点を解決するための手段〕
この発明は、サポートリードに接続すべき半導
体素子の所定の表面電極が、該サポートリードに
対向する位置からずれて位置している半導体装置
において、サポートリードのダイスパツド部への
接続部分を、これが該サポートリードと上記所定
表面電極とを結線するためのグランドボンドの配
線方向と同一方向となるよう、上記サポートリー
ドがつながるダイスパツド一側辺に対し所定角度
斜めに傾けて形成したものである。
〔作用〕
この発明は、上記のような電極配置の半導体装
置において、サポートリードのダイスパツド部へ
の接続部分を上記グランドボンドの配線方向と同
一方向となるよう、上記ダイスパツド一側辺に対
し所定角度斜めに傾けて形成したから、サポート
リードの隣りのリードフインガーへの配線ワイヤ
がサポートリードを横ぎるといつたことはなくな
り、これがサポートリードに接触するような電気
的不良がおこらなくなる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置を
示す。図に示すように、リードフレームのダイス
パツド１に半導体素子３をダイボンド実装したの
ち、アルミニウム電極５とリードフインガー２ａ
〜２ｔとをそれぞれ金属細線４で結び、信号ライ
ンとする点、及びサポートリード２１と接続すべ
き半導体素子３の所定表面電極５ａが、サポート
リード２１に対向する位置から紙面左方にずれて
位置している点は第３図の従来装置と同じである
が、図のような電極配置を有する本装置の場合、
予めサポートリード２１のダイスパツド１への接
続部分６をサポートリード２１がつながるダイス
パツド１の一側辺に対し所定角度斜めに傾けて形
成し、上記接続部分６をアルミニウム電極５ａと
サポートリード２１とを結ぶグランドボンド４ａ
と同一方向に、即ち平面から見て上記接続部分６
とグランドボンド４ａとが重なるように形成して
おく。この場合、他の表面電極５及びリードフレ
ーム２ａ〜２ｔはこれら自身及び両者を結ぶ金属
細線４がグランドボンド４ａに接続しない位置に
形成されている。
このような本実施例装置では、サポートリード
２１と隣接するリードフインガー２ａへの配線ワ
イヤがサポートリード２１を横ぎることはなく、
このためもし該配線ワイヤがたれ下がることがあ
つてもサポートリード２１と短絡することがな
く、電気的不良の発生を防止できる。
〔発明の効果〕
以上のように、この発明によれば、サポートリ
ードに接続すべき半導体素子の所定の表面電極
が、該サポートリードに対向する位置からずれて
位置している半導体装置において、サポートリー
ドのダイスパツドへの接続部分を、これがグラン
ドボンド用の金属細線と同一方向となるよう、上
記サポートリードがつながるダイスパツド一側辺
に対し所定角度斜めに傾けて形成したので、サポ
ートリードに隣接するリードフインガーへの配線
ワイヤのタレ等による電気的不良の恐れがなくな
るという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置を
示す平面図、第２図は従来の半導体装置のダイボ
ンドの例を示す平面図、第３図は従来の半導体装
置のダイボンドの他の例を示す平面図、第４図は
従来装置における電気的不良の発生具合を示す正
面図である。 １……ダイスパツド、２ａ〜２ｔ……リードフ
インガー、３……半導体素子、４……ワイヤボン
ド（金属細線）、４ａ……グランドボンド、２１
……サポートリード、６……サポートリードのダ
イスパツドへの接続部分、５……アルミニウム電
極（表面電極）、５ａ……所定表面電極。なお図
中同一符号は同一又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 表面周縁に沿つて複数の表面電極を有する半
    導体素子をリードフレームのダイスパツドにダイ
    ボンド実装し、ダイスパツドの一側辺から外側に
    延長して形成されたサポートリードと上記半導体
    素子の所定の表面電極とを金属細線によりワイヤ
    ボンド結線して半導体素子の裏面電位を上記所定
    表面電極と同電位としている半導体装置であつ
    て、上記半導体素子の所定表面電極が上記サポー
    トリードに対向する位置からずれて位置している
    ものにおいて、 上記サポートリードのダイスパツドへの接続部
    分を、これが上記金属細線の配線方向と平行とな
    るよう上記ダイスパツド一側辺に対し所定角度斜
    めに傾けて形成したものであることを特徴とする
    半導体装置。
JP59259573A 1984-12-07 1984-12-07 半導体装置 Granted JPS61137334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59259573A JPS61137334A (ja) 1984-12-07 1984-12-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59259573A JPS61137334A (ja) 1984-12-07 1984-12-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS61137334A JPS61137334A (ja) 1986-06-25
JPH0334854B2 true JPH0334854B2 (ja) 1991-05-24

Family

ID=17335997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59259573A Granted JPS61137334A (ja) 1984-12-07 1984-12-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS61137334A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141565A (en) * 1978-04-26 1979-11-02 Nec Corp Semiconductor device
JPS58169949A (ja) * 1982-03-30 1983-10-06 Matsushita Electronics Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141565A (en) * 1978-04-26 1979-11-02 Nec Corp Semiconductor device
JPS58169949A (ja) * 1982-03-30 1983-10-06 Matsushita Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JPS61137334A (ja) 1986-06-25

Similar Documents

Publication Publication Date Title
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
JPH0334854B2 (ja)
JPH0521698A (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPS593857B2 (ja) 半導体装置
JP2576678B2 (ja) 半導体装置用リードフレーム
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS63104435A (ja) 半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH0685149A (ja) 半導体装置
JPH03297164A (ja) 半導体装置用リードフレーム
JPS60101938A (ja) 半導体装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
JP2514430Y2 (ja) ハイブリッドｉｃ
JPH0546976B2 (ja)
JPS6081852A (ja) 半導体装置
JPS63104458A (ja) 半導体装置
JPH03129869A (ja) リードフレーム
JPS63311731A (ja) 半導体装置
JPH03241849A (ja) 半導体装置
JPS6151953A (ja) 半導体装置
JPH04107846A (ja) 半導体装置
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
JPH01140648A (ja) 樹脂封止型半導体装置
JPH02281647A (ja) 集積回路

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

EXPY Cancellation because of completion of term