JPH03149893A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03149893A JPH03149893A JP28902289A JP28902289A JPH03149893A JP H03149893 A JPH03149893 A JP H03149893A JP 28902289 A JP28902289 A JP 28902289A JP 28902289 A JP28902289 A JP 28902289A JP H03149893 A JPH03149893 A JP H03149893A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting board
- semiconductor
- mounting
- recessed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000005476 soldering Methods 0.000 abstract description 6
- 238000003466 welding Methods 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000565 sealant Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体チップを厚S番仮又はプリント基板等
に搭載して成る半導体装置に関するものである。
に搭載して成る半導体装置に関するものである。
第4図Fi従来の半導体装置を示す断面図で、図におい
て、、1は半導体チップで、リードフレームのダイパッ
ド2a部に接着剤3によって固定されている。4は金属
細線で、半導体デツプ1の表面に形成された電極とリー
ドフレームのアウタリード2b部を電気的に配線されて
いる。半導体をツブ1%金属細線4は外力からの保護の
ため封圧材5で覆われ半導体素子を形成している。ざら
に半導体素子の外部配−リード(アウターリード) 2
cは基板7に形成された[振/<ツド7a部に半田6に
よって固定されている。
て、、1は半導体チップで、リードフレームのダイパッ
ド2a部に接着剤3によって固定されている。4は金属
細線で、半導体デツプ1の表面に形成された電極とリー
ドフレームのアウタリード2b部を電気的に配線されて
いる。半導体をツブ1%金属細線4は外力からの保護の
ため封圧材5で覆われ半導体素子を形成している。ざら
に半導体素子の外部配−リード(アウターリード) 2
cは基板7に形成された[振/<ツド7a部に半田6に
よって固定されている。
第5図〜第7図は基板7と半導体素子の斜視図および正
向図を示したものである。
向図を示したものである。
次に動作について説明する。半導体デツプi#i。
リードフレームに形成されたグイパッド2a部に接着剤
3tcよって固定され、半導体チップlの表面に形成さ
れた配線電極とリードフレームに形成されたインナリー
ド2bを金属細線4ζこよって電気的に配線し、さらに
外力から保護するため封止剤5によってパッケージされ
半導体素子が形成されている。さらに、半導体デツプ1
の機能を引き出すアウタリード2Cに半導体素子のパッ
ケージ面に対して外方向に向っており、基数7の表面に
形成したwL極バッド7aに半田6により接続されてい
る。
3tcよって固定され、半導体チップlの表面に形成さ
れた配線電極とリードフレームに形成されたインナリー
ド2bを金属細線4ζこよって電気的に配線し、さらに
外力から保護するため封止剤5によってパッケージされ
半導体素子が形成されている。さらに、半導体デツプ1
の機能を引き出すアウタリード2Cに半導体素子のパッ
ケージ面に対して外方向に向っており、基数7の表面に
形成したwL極バッド7aに半田6により接続されてい
る。
従来の半導体装置は以上のように構成されていたので、
基板へ実装するrIIAl基板の電極パッドと半導体素
子のアクタリードを半田等により、接続しなければなら
ず、半田ペーストの適鳳塗布、半田リフa +、及び洗
浄等の工程が必要であり、また半導体素子のアウタリー
ドがパフケージ面に対して外方向に出ているため、搭載
面積が大きくな9高密度化が困難であるなど問題点があ
った。
基板へ実装するrIIAl基板の電極パッドと半導体素
子のアクタリードを半田等により、接続しなければなら
ず、半田ペーストの適鳳塗布、半田リフa +、及び洗
浄等の工程が必要であり、また半導体素子のアウタリー
ドがパフケージ面に対して外方向に出ているため、搭載
面積が大きくな9高密度化が困難であるなど問題点があ
った。
この発明は上記のよりなr8題点を解消するためになさ
れたもので、基数へ実装する際半田付けが不要で、又高
密度の半導体装置を伽ることを目的とするものである。
れたもので、基数へ実装する際半田付けが不要で、又高
密度の半導体装置を伽ることを目的とするものである。
この発明に係る半導体装置は、実装基板曇こ半導体素子
を挿入固定させるための凹部又は穴部を形成するととも
に、この凹部又は穴部の内壁に半導体素子の外部m極と
対応させた電極パッドを形成させ・半導体素子のパフケ
ージ形状を実装基板の凹部又は大部に対応させた形状に
し、さらに外部電極をパッケージ面に沿って形成させる
。そして実装基板の凹部又は穴部に半導体素子を挿入固
定させることにより、実装基板の凹部又は穴部に形成さ
せた電極と半導体素子の外部[141とを電気的に接続
させたものである。
を挿入固定させるための凹部又は穴部を形成するととも
に、この凹部又は穴部の内壁に半導体素子の外部m極と
対応させた電極パッドを形成させ・半導体素子のパフケ
ージ形状を実装基板の凹部又は大部に対応させた形状に
し、さらに外部電極をパッケージ面に沿って形成させる
。そして実装基板の凹部又は穴部に半導体素子を挿入固
定させることにより、実装基板の凹部又は穴部に形成さ
せた電極と半導体素子の外部[141とを電気的に接続
させたものである。
この発明における半導体装置は、実装基板に半導体素子
搭載用の電極パッドを有する凹部又は穴部を形成し、さ
らにこの凹部又は穴部に対応したパフケージ形状を有す
る半導体素子を実装基板へ挿入固定させることにより電
気的接続を半田付けしなくても可能とし、又半導体素子
のzfツケージに沿って外部端子を配置するため/fツ
ケージサイズFi最小限まで縞小呵能となり高密度実装
化が容易となる。
搭載用の電極パッドを有する凹部又は穴部を形成し、さ
らにこの凹部又は穴部に対応したパフケージ形状を有す
る半導体素子を実装基板へ挿入固定させることにより電
気的接続を半田付けしなくても可能とし、又半導体素子
のzfツケージに沿って外部端子を配置するため/fツ
ケージサイズFi最小限まで縞小呵能となり高密度実装
化が容易となる。
以下、この発明の一実施例を図について親羽する。第1
図にといて、−は半導体チップ、2mはリードフレーム
のグイl(ラドで、接着剤3で半導体チップlを固定し
ている。4は金属細線で、半導体デツプlの表面に形成
させた電極とリードフレームのインナリード2bとを電
気的に接続している。Isは半導体チップ1%金属細1
14等を外力よo保護するための封止剤である。又2d
はアクタリードで、パフケージに沿って図示の如く曲げ
られている。8は実装基板で、半導体素子搭載用の凹部
8b及び半導体素子の1ラタリード2dに対応して配置
された電極パッド8aを有している。
図にといて、−は半導体チップ、2mはリードフレーム
のグイl(ラドで、接着剤3で半導体チップlを固定し
ている。4は金属細線で、半導体デツプlの表面に形成
させた電極とリードフレームのインナリード2bとを電
気的に接続している。Isは半導体チップ1%金属細1
14等を外力よo保護するための封止剤である。又2d
はアクタリードで、パフケージに沿って図示の如く曲げ
られている。8は実装基板で、半導体素子搭載用の凹部
8b及び半導体素子の1ラタリード2dに対応して配置
された電極パッド8aを有している。
次に動作について説明する。半導体チップ1はリードフ
レームのダイパッド2aに接着剤3により固定されてお
り、半導体チツプlの麦面に形成された電極もリードフ
レームのインナリード2bは金属線114によって電気
的に配線されている。
レームのダイパッド2aに接着剤3により固定されてお
り、半導体チツプlの麦面に形成された電極もリードフ
レームのインナリード2bは金属線114によって電気
的に配線されている。
さらに、外力からの保護のため封止剤5によってパフケ
ージされてiる。このパフケージは!3図に示すように
逆円錐台形の形状をしており、そのテーパ面にアウター
リード2dがパフケージ面に沿って配置されている。こ
のような半導体素子は実装基板8に形成された半導体素
子のパッケージ形状に対応したi![2図に示すような
逆円錐台形状の凹部8bに挿入固定されており、かつ凹
部8bの内壁に形成された電極パッド8a と半導体素
子のアクタ−リード2dは圧接によって電気的に接続さ
れている。
ージされてiる。このパフケージは!3図に示すように
逆円錐台形の形状をしており、そのテーパ面にアウター
リード2dがパフケージ面に沿って配置されている。こ
のような半導体素子は実装基板8に形成された半導体素
子のパッケージ形状に対応したi![2図に示すような
逆円錐台形状の凹部8bに挿入固定されており、かつ凹
部8bの内壁に形成された電極パッド8a と半導体素
子のアクタ−リード2dは圧接によって電気的に接続さ
れている。
なお、上記実施例では半導体素子のパフケージを逆円錐
台形状とした場合を示したが、逆円錐台形状に限定する
ものではなく、実装基板との位置求めを安易にさせるた
め凸部を形成させる形状、又実装基板との挿入固定方式
ては半導体素子の底部と実装基板と凹部の底部を接着剤
で一定させ挿入固定強度を1ツブさせる#I造、又は実
装基板の凹部へ半導体素子を挿入固定後実装基板の凹部
をカバさせ水分の浸入を防止する構造とすることも可能
である。
台形状とした場合を示したが、逆円錐台形状に限定する
ものではなく、実装基板との位置求めを安易にさせるた
め凸部を形成させる形状、又実装基板との挿入固定方式
ては半導体素子の底部と実装基板と凹部の底部を接着剤
で一定させ挿入固定強度を1ツブさせる#I造、又は実
装基板の凹部へ半導体素子を挿入固定後実装基板の凹部
をカバさせ水分の浸入を防止する構造とすることも可能
である。
以上のようにこの発明によれば、実装基数に形成した凹
部へ半導体素子を半田付は無しで挿入固定させかつ実装
基板へ形成した電極と半導体素子のアクタリードでKf
i的に接続出来るため、従来プロセスによる実装基板へ
半田を定處塗布させる工程及びその後の半導体素子搭載
後の半田を再溶融させ実装基板上の電極と半導体素子の
アクタリードを半田接#Rさせる工程及び半田接続の際
用いるフラツクスの除去のための洗浄工程の省略が乃耗
となりプロセスの簡略化が出来る。又、半導体素子のア
ウタリードがパフケージに沿って配置されるため、従来
のように外に向ったアクタリードと比べると基板への実
装面fIIか小さくとれるため高密度実装化が容易に行
えるなどの効果がある。
部へ半導体素子を半田付は無しで挿入固定させかつ実装
基板へ形成した電極と半導体素子のアクタリードでKf
i的に接続出来るため、従来プロセスによる実装基板へ
半田を定處塗布させる工程及びその後の半導体素子搭載
後の半田を再溶融させ実装基板上の電極と半導体素子の
アクタリードを半田接#Rさせる工程及び半田接続の際
用いるフラツクスの除去のための洗浄工程の省略が乃耗
となりプロセスの簡略化が出来る。又、半導体素子のア
ウタリードがパフケージに沿って配置されるため、従来
のように外に向ったアクタリードと比べると基板への実
装面fIIか小さくとれるため高密度実装化が容易に行
えるなどの効果がある。
第11jl!Jijこの発明の一実施例による半導体装
置の断面図、第2図は第1図の実装基数8の斜視図、第
3図は第1図の半導体素子のパフケージ構造を示す斜視
図、第4図は従来の半導体装置の断面図。 @5図ijflra図の実装基板7の斜視図、第6図は
第4図半導体素子のパッケージ構造を示す斜視図、第7
図は第6図の正面図である。 図において、 1−・・半導体チップh 2a −l
(ハ7ド、 2b−・・インナリード、2C,2b−・
・アウタリード、3・・・接着剤%4・・・金属細線、
5・・・封止剤、ロー=半田%8−・実装基板、8m・
−電極パッド、 llc−穴。 なお、図中、同一符号は同一、または相当部分を示す。
置の断面図、第2図は第1図の実装基数8の斜視図、第
3図は第1図の半導体素子のパフケージ構造を示す斜視
図、第4図は従来の半導体装置の断面図。 @5図ijflra図の実装基板7の斜視図、第6図は
第4図半導体素子のパッケージ構造を示す斜視図、第7
図は第6図の正面図である。 図において、 1−・・半導体チップh 2a −l
(ハ7ド、 2b−・・インナリード、2C,2b−・
・アウタリード、3・・・接着剤%4・・・金属細線、
5・・・封止剤、ロー=半田%8−・実装基板、8m・
−電極パッド、 llc−穴。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 実装基板に形成した凹部又は穴部に半導体チップを内
在させたパッケージを挿入固定させ、前記実装基板の凹
部又は穴部の内壁に形成した電極と前記パッケージの側
面に形成させた電極とを電気的に接続させたことを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28902289A JPH03149893A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28902289A JPH03149893A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03149893A true JPH03149893A (ja) | 1991-06-26 |
Family
ID=17737814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28902289A Pending JPH03149893A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03149893A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5437557A (en) * | 1992-12-25 | 1995-08-01 | Yamaichi Electronics Co., Ltd. | IC socket |
CN1314509C (zh) * | 2004-11-24 | 2007-05-09 | 广州金升阳科技有限公司 | 焊盘点焊方法 |
-
1989
- 1989-11-06 JP JP28902289A patent/JPH03149893A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5437557A (en) * | 1992-12-25 | 1995-08-01 | Yamaichi Electronics Co., Ltd. | IC socket |
CN1314509C (zh) * | 2004-11-24 | 2007-05-09 | 广州金升阳科技有限公司 | 焊盘点焊方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
US4839713A (en) | Package structure for semiconductor device | |
JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH01196153A (ja) | 樹脂封止半導体装置 | |
JPH03149893A (ja) | 半導体装置 | |
US7084473B2 (en) | Semiconductor package with an optical sensor which may be fit inside an object | |
JPH09134982A (ja) | 半導体装置及びその製造方法 | |
JPH08148623A (ja) | 半導体装置 | |
JPH0547954A (ja) | 樹脂封止型半導体装置 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH06821Y2 (ja) | 半導体装置の実装構造 | |
JPH0451056B2 (ja) | ||
EP3179509A1 (en) | Method for manufacturing a semiconductor package | |
JPH05291739A (ja) | 接続用端子及びこれを用いた装置の接続方法 | |
JPH02152243A (ja) | 半導体装置 | |
JPH01124227A (ja) | 半導体装置 | |
JPS6236299Y2 (ja) | ||
JPH02268459A (ja) | 半導体パッケージ | |
JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JPS59228739A (ja) | 半導体装置 | |
JPH06232319A (ja) | 半導体パッケ−ジ | |
JPH02146756A (ja) | 半導体素子用パッケージ | |
JPH033354A (ja) | 半導体装置 | |
JPS59208850A (ja) | 半導体装置の製造方法 | |
JPH04145633A (ja) | 半導体装置の製造方法 |