JPH06232319A - 半導体パッケ−ジ - Google Patents
半導体パッケ−ジInfo
- Publication number
- JPH06232319A JPH06232319A JP1859393A JP1859393A JPH06232319A JP H06232319 A JPH06232319 A JP H06232319A JP 1859393 A JP1859393 A JP 1859393A JP 1859393 A JP1859393 A JP 1859393A JP H06232319 A JPH06232319 A JP H06232319A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tip
- envelope
- package
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 例えばリフロ−ハンダ付け中に過度に加熱さ
れても、破損することが少ない半導体パッケ−ジを提供
することを目的とするものである。 【構成】 ダイパッド１上に搭載された半導体素子３
と、先端部２ａをダイパッド１に対向させて放射状に設
けられ、かつ上記半導体素子３にワイヤ５を介して電気
的に接続される複数本のリ−ド２…と、上記半導体素子
３、ワイヤ５およびこのリ−ド２の先端部２ａを封止す
る外囲器６とからなるパッケ−ジであって、上記リ−ド
２の先端部２ａは下方に折曲されこのリ−ド２の先端２
ｃは上記外囲器６の下面に露出しているものである。
れても、破損することが少ない半導体パッケ−ジを提供
することを目的とするものである。 【構成】 ダイパッド１上に搭載された半導体素子３
と、先端部２ａをダイパッド１に対向させて放射状に設
けられ、かつ上記半導体素子３にワイヤ５を介して電気
的に接続される複数本のリ−ド２…と、上記半導体素子
３、ワイヤ５およびこのリ−ド２の先端部２ａを封止す
る外囲器６とからなるパッケ−ジであって、上記リ−ド
２の先端部２ａは下方に折曲されこのリ−ド２の先端２
ｃは上記外囲器６の下面に露出しているものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体パッケ−ジに
関するもので、特に表面実装型パッケ−ジ（Flat Packe
ge）に関するものである。
関するもので、特に表面実装型パッケ−ジ（Flat Packe
ge）に関するものである。
【０００２】
【従来の技術】いわゆる表面実装型パッケ−ジ（Flat P
ackege、以下「パッケ−ジ」という）は、ダイパッド
と、このダイパッドに先端部（インナ−リ−ド）を対向
させて設けられた複数本のリ−ドと、上記ダイパッド上
にダイボンディングペ−ストによって接着された半導体
素子と、この半導体素子の電極と上記リ−ドフレ−ムの
リ−ドの先端部（インナ−リ−ド）とを電気的に接続す
るワイヤと、封止用樹脂（封止材）によって形成され上
記半導体素子やインナ−リ−ドを覆うケ−ス状の外囲器
とからなる。
ackege、以下「パッケ−ジ」という）は、ダイパッド
と、このダイパッドに先端部（インナ−リ−ド）を対向
させて設けられた複数本のリ−ドと、上記ダイパッド上
にダイボンディングペ−ストによって接着された半導体
素子と、この半導体素子の電極と上記リ−ドフレ−ムの
リ−ドの先端部（インナ−リ−ド）とを電気的に接続す
るワイヤと、封止用樹脂（封止材）によって形成され上
記半導体素子やインナ−リ−ドを覆うケ−ス状の外囲器
とからなる。
【０００３】上記複数本のリ−ドの先端部（インナ−リ
−ド）は、上記ダイパッドとの絶縁性を保つために、こ
のダイパッドと所定寸法離間して設けられている。ま
た、このリ−ドの他端部（アウタリ−ド）は、上記外囲
器の側面から外方に突出し、所定形状に折曲されること
で、このパッケ−ジの外部端子となっている。
−ド）は、上記ダイパッドとの絶縁性を保つために、こ
のダイパッドと所定寸法離間して設けられている。ま
た、このリ−ドの他端部（アウタリ−ド）は、上記外囲
器の側面から外方に突出し、所定形状に折曲されること
で、このパッケ−ジの外部端子となっている。
【０００４】
【発明が解決しようとする課題】ところで、一枚の基板
内に一つのパッケ−ジのみを実装する場合だけでなく他
の複数個のパッケ−ジや他の種類の電子部品を実装する
場合がある。この場合には、あらかじめ基板上に所定の
パタ−ンでハンダペ−ストを塗布しておき、このハンダ
ペ−スト上にこれら複数個のパッケ−ジや他の種類の電
子部品を載置する。ついで、この基板を炉中に挿入する
ことで、上記ハンダペ−ストを溶融させ上記パッケ−ジ
および電子部品を一括的にハンダ付けする。このような
ハンダつけをリフロ−ハンダ付けといい、パッケ−ジの
実装に最適の方法である。
内に一つのパッケ−ジのみを実装する場合だけでなく他
の複数個のパッケ−ジや他の種類の電子部品を実装する
場合がある。この場合には、あらかじめ基板上に所定の
パタ−ンでハンダペ−ストを塗布しておき、このハンダ
ペ−スト上にこれら複数個のパッケ−ジや他の種類の電
子部品を載置する。ついで、この基板を炉中に挿入する
ことで、上記ハンダペ−ストを溶融させ上記パッケ−ジ
および電子部品を一括的にハンダ付けする。このような
ハンダつけをリフロ−ハンダ付けといい、パッケ−ジの
実装に最適の方法である。
【０００５】ところで、このリフロ−ハンダ付けにおい
ては、通常のハンダ付けと異なり、炉内でパッケ−ジ全
体が高温に加熱される。このため、上記ダイパッドの下
面側に溜まった水分等が急激に蒸発膨脹し、外囲器内部
に異常に高い応力が生じることがある。
ては、通常のハンダ付けと異なり、炉内でパッケ−ジ全
体が高温に加熱される。このため、上記ダイパッドの下
面側に溜まった水分等が急激に蒸発膨脹し、外囲器内部
に異常に高い応力が生じることがある。
【０００６】このような場合、特に薄型のパッケ−ジは
上記外囲器の肉厚が薄いために、この応力によって亀裂
が発生しパッケ−ジの破損に至る場合がある。 ま
た、上述したパッケ−ジにおいては、発生した水蒸気
は、上記リ−ドや上記ダイパッドから外方に延出された
吊りピンを伝って上記外囲器の側面に放出される以外に
逃げ道がなく、パッケ−ジの破損を有効に防止できない
ということがあった。
上記外囲器の肉厚が薄いために、この応力によって亀裂
が発生しパッケ−ジの破損に至る場合がある。 ま
た、上述したパッケ−ジにおいては、発生した水蒸気
は、上記リ−ドや上記ダイパッドから外方に延出された
吊りピンを伝って上記外囲器の側面に放出される以外に
逃げ道がなく、パッケ−ジの破損を有効に防止できない
ということがあった。
【０００７】この発明は、このような事情に鑑みてなさ
れたもので、例えばリフロ−ハンダ付けハンダ付け中に
過度に加熱されても、破損することが少ない半導体パッ
ケ−ジを提供することを目的とするものである。
れたもので、例えばリフロ−ハンダ付けハンダ付け中に
過度に加熱されても、破損することが少ない半導体パッ
ケ−ジを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】この発明の第１の手段
は、半導体素子と、先端部をこの半導体素子に対向させ
この半導体素子と電気的に接続される複数本のリ−ド
と、上記半導体素子およびこのリ−ドの先端部を封止す
る封止材とからなる半導体パッケ−ジにおいて、上記リ
−ドの先端部を折曲し、このリ−ドの先端を上記封止材
の外表面に露出させたことを特徴とするものである。第
２の手段は、上記第１の手段において、上記リ−ドの先
端は外部端子となっていることを特徴とするものであ
る。第３の手段は、上記第２の手段において、上記リ−
ドの他端部は上記外囲器の外表面近傍で切断されている
ことを特徴とするものである。
は、半導体素子と、先端部をこの半導体素子に対向させ
この半導体素子と電気的に接続される複数本のリ−ド
と、上記半導体素子およびこのリ−ドの先端部を封止す
る封止材とからなる半導体パッケ−ジにおいて、上記リ
−ドの先端部を折曲し、このリ−ドの先端を上記封止材
の外表面に露出させたことを特徴とするものである。第
２の手段は、上記第１の手段において、上記リ−ドの先
端は外部端子となっていることを特徴とするものであ
る。第３の手段は、上記第２の手段において、上記リ−
ドの他端部は上記外囲器の外表面近傍で切断されている
ことを特徴とするものである。
【０００９】
【作用】第１の手段によれば、封止材内部で発生した蒸
気をリ−ドの先端から外部に排出することができるの
で、内部に異常な応力が発生することが防止される。こ
のことで、この半導体パッケ−ジの破損を有効に防止で
きる。
気をリ−ドの先端から外部に排出することができるの
で、内部に異常な応力が発生することが防止される。こ
のことで、この半導体パッケ−ジの破損を有効に防止で
きる。
【００１０】第２の手段によれば、上記第１の手段によ
る効果に加えて、封止材に固定されたリ−ドの先端を外
部端子として使用することができるから、リ−ドの曲り
等による実装不良が発生することが少なくなる。
る効果に加えて、封止材に固定されたリ−ドの先端を外
部端子として使用することができるから、リ−ドの曲り
等による実装不良が発生することが少なくなる。
【００１１】第３の手段によれば、上記第１、第２の手
段による効果に加えて、半導体パッケ−ジの外形寸法を
小さくすることができるので、より高密度の実装を行う
ことができる。
段による効果に加えて、半導体パッケ−ジの外形寸法を
小さくすることができるので、より高密度の実装を行う
ことができる。
【００１２】
【実施例】以下、この発明の一実施例を図１、図２を参
照して説明する。まず、第１の実施例について説明す
る。図１は、この第１の実施例の半導体パッケ−ジとし
ての表面実装型パッケ−ジ（Flat packege、以下「パッ
ケ−ジ」という。）を示したものである。
照して説明する。まず、第１の実施例について説明す
る。図１は、この第１の実施例の半導体パッケ−ジとし
ての表面実装型パッケ−ジ（Flat packege、以下「パッ
ケ−ジ」という。）を示したものである。
【００１３】図中１はダイパッドである。同図（ｂ）に
示すように、このダイパッド１の回りには複数本のリ−
ド２が先端部２ａ（インナ−リ−ド）をこのダイパッド
１に対向させて放射状に設けられている。また、同図
（ａ）に示すように、このリ−ド２の中途部は略水平に
設けられ、先端部２ａ（インナ−リ−ド）は下方に折曲
されていると共に他端部２ｂ（アウタリ−ド）は外部端
子としてガルウイング状にフォ−ミングされている。
示すように、このダイパッド１の回りには複数本のリ−
ド２が先端部２ａ（インナ−リ−ド）をこのダイパッド
１に対向させて放射状に設けられている。また、同図
（ａ）に示すように、このリ−ド２の中途部は略水平に
設けられ、先端部２ａ（インナ−リ−ド）は下方に折曲
されていると共に他端部２ｂ（アウタリ−ド）は外部端
子としてガルウイング状にフォ−ミングされている。
【００１４】また、上記ダイパッド１上には半導体素子
３がダイボンディングペ−スト４によって接着され、こ
の半導体素子３の電極と上記インナ−リ−ド２ａの折曲
部の上面とはワイヤ５によって電気的に接続（ワイヤボ
ンディング）されている。
３がダイボンディングペ−スト４によって接着され、こ
の半導体素子３の電極と上記インナ−リ−ド２ａの折曲
部の上面とはワイヤ５によって電気的に接続（ワイヤボ
ンディング）されている。
【００１５】そして、これらダイパッド１、半導体素子
３、インナ−リ−ド２ａおよびワイヤ５は封止用樹脂に
よってケ−ス状に成形された外囲器６（封止材）によっ
て覆われている。なお、上記各インナ−リ−ド２ａの先
端２ｃは、この外囲器６の略平坦に成形された下面に露
出するようになっている。
３、インナ−リ−ド２ａおよびワイヤ５は封止用樹脂に
よってケ−ス状に成形された外囲器６（封止材）によっ
て覆われている。なお、上記各インナ−リ−ド２ａの先
端２ｃは、この外囲器６の略平坦に成形された下面に露
出するようになっている。
【００１６】なお、上記ダイパッド１およびリ−ド２
は、上記半導体素子３の接着および樹脂封止を施す段階
ではこのダイパッド１およびリ−ド２の外側に設けられ
た図示しないリ−ドフレ−ム枠によってばらばらになら
ないように保持されていて、特に上記ダイパッド１は、
上記リ−ドフレ−ム枠から延出された吊りピン（図１
（ｂ）に７で示す）によって中吊り式に支持されてい
る。
は、上記半導体素子３の接着および樹脂封止を施す段階
ではこのダイパッド１およびリ−ド２の外側に設けられ
た図示しないリ−ドフレ−ム枠によってばらばらになら
ないように保持されていて、特に上記ダイパッド１は、
上記リ−ドフレ−ム枠から延出された吊りピン（図１
（ｂ）に７で示す）によって中吊り式に支持されてい
る。
【００１７】このリ−ドフレ−ム枠および上記吊りピン
７の上記外囲器６からはみ出した部分は、後工程である
上記アウタリ−ド２ｂのフォ−ミング時に切断除去され
る。
７の上記外囲器６からはみ出した部分は、後工程である
上記アウタリ−ド２ｂのフォ−ミング時に切断除去され
る。
【００１８】このような構成によれば、インナ−リ−ド
２ａの先端２ｃが外囲器６の下面に露出しているので、
リフロ−ハンダ付け時等に外囲器６内で発生した蒸気は
上記リ−ド２や吊りピン７に沿ってこの外囲器６の側面
から放出されるだけでなく、上記インナ−リ−ド２ａの
先端２ｃからこの外囲器６の下面にも放出される。
２ａの先端２ｃが外囲器６の下面に露出しているので、
リフロ−ハンダ付け時等に外囲器６内で発生した蒸気は
上記リ−ド２や吊りピン７に沿ってこの外囲器６の側面
から放出されるだけでなく、上記インナ−リ−ド２ａの
先端２ｃからこの外囲器６の下面にも放出される。
【００１９】このことにより、外囲器６内に発生した蒸
気はより速やかに排出されるから不要な応力を生じさせ
ることが少なくなり、特に、薄型のパッケ−ジの破損を
有効に防止することができる効果がある。次に、第２の
実施例について説明する。
気はより速やかに排出されるから不要な応力を生じさせ
ることが少なくなり、特に、薄型のパッケ−ジの破損を
有効に防止することができる効果がある。次に、第２の
実施例について説明する。
【００２０】図２は、この発明の第２の実施例であるパ
ッケ−ジを示したものである。なお、上記第１の実施例
と同一の構成要素には同一符号を付してその説明は省略
する。
ッケ−ジを示したものである。なお、上記第１の実施例
と同一の構成要素には同一符号を付してその説明は省略
する。
【００２１】このパッケ−ジは、インナ−リ−ド２ａを
下方に折曲すると共に先端２ｃをさらに上記外囲器６の
下面に沿って水平に折曲することで、このインナ−リ−
ド２ａの先端２ｃの露出面積を上記第１の実施例よりも
大きくしたものである。このことによって上記外囲器６
の下面には、上記インナ−リ−ド２ａの先端２ｃによっ
て複数の外部端子８が形成されるようになっている。
下方に折曲すると共に先端２ｃをさらに上記外囲器６の
下面に沿って水平に折曲することで、このインナ−リ−
ド２ａの先端２ｃの露出面積を上記第１の実施例よりも
大きくしたものである。このことによって上記外囲器６
の下面には、上記インナ−リ−ド２ａの先端２ｃによっ
て複数の外部端子８が形成されるようになっている。
【００２２】一方、樹脂封止時に外囲器６の側面から外
方に突出した上記アウタリ−ド２ｂ（図１参照）は、上
記吊りピン７および図示しないリ−ドフレ−ム枠と共に
切除されている。
方に突出した上記アウタリ−ド２ｂ（図１参照）は、上
記吊りピン７および図示しないリ−ドフレ−ム枠と共に
切除されている。
【００２３】したがって、このパッケ−ジを図示しない
基板に実装する場合には、外囲器６の下面に露出した外
部電極８を基板の配線パタ−ン（ハンダ材）上に当接さ
せて載置し、リフロ−ハンダ付けを行うようにする。こ
のような構成によれば、上記一実施例と略同様に、外囲
器６内で発生した蒸気をこの外囲器６外へより速やかに
排出することができる。
基板に実装する場合には、外囲器６の下面に露出した外
部電極８を基板の配線パタ−ン（ハンダ材）上に当接さ
せて載置し、リフロ−ハンダ付けを行うようにする。こ
のような構成によれば、上記一実施例と略同様に、外囲
器６内で発生した蒸気をこの外囲器６外へより速やかに
排出することができる。
【００２４】さらに、外囲器６の側面からアウタリ−ド
２ｂが突出していない分、このパッケ−ジの外径寸法を
小さくすることができる。このことにより、上記第１の
実施例で示したパッケ−ジと比較してより高密度の実装
を行える効果がある。
２ｂが突出していない分、このパッケ−ジの外径寸法を
小さくすることができる。このことにより、上記第１の
実施例で示したパッケ−ジと比較してより高密度の実装
を行える効果がある。
【００２５】また、上記外部電極８は上記外囲器６の下
面に固定されているので、アウタリ−ド２ｂを外部端子
として用いる場合と異なり、実装時にこのアウタリ−ド
２ｂの変形による位置ずれなどが生じる恐れが少ない。
このことにより、より信頼性の高い実装を行えるパッケ
−ジを得ることができる効果もある。なお、このパッケ
−ジでは、上記アウタリ−ド２ｂは不要であるから、あ
らかじめこの部分を製造しないようにすれば、材料の歩
留まりも向上する。なお、この発明は上記第１、第２の
実施例（以下「実施例」という）に限定されるものでは
なく、発明の要旨を変更しない範囲で種々変形可能であ
る。例えば、上記第１、第２の実施例では、ダイパッド
１の上面に上記半導体素子３を搭載したが、下面側に搭
載するようにしても良い。
面に固定されているので、アウタリ−ド２ｂを外部端子
として用いる場合と異なり、実装時にこのアウタリ−ド
２ｂの変形による位置ずれなどが生じる恐れが少ない。
このことにより、より信頼性の高い実装を行えるパッケ
−ジを得ることができる効果もある。なお、このパッケ
−ジでは、上記アウタリ−ド２ｂは不要であるから、あ
らかじめこの部分を製造しないようにすれば、材料の歩
留まりも向上する。なお、この発明は上記第１、第２の
実施例（以下「実施例」という）に限定されるものでは
なく、発明の要旨を変更しない範囲で種々変形可能であ
る。例えば、上記第１、第２の実施例では、ダイパッド
１の上面に上記半導体素子３を搭載したが、下面側に搭
載するようにしても良い。
【００２６】また、この場合には、上記リ−ド２の先端
部２ａを上記外囲器６の上面側に折曲し、先端２ｃを上
面に露出させる。このようにしても、上記実施例と略同
様の効果を得ることができる。
部２ａを上記外囲器６の上面側に折曲し、先端２ｃを上
面に露出させる。このようにしても、上記実施例と略同
様の効果を得ることができる。
【００２７】さらに、上記実施例では、上記リ−ド２と
半導体素子３の接続にワイヤ５を用いたが、これに限定
されるものではない。例えばＴＡＢ（tape automated b
onding）の技術を用い、フィルムキャリア上に設けられ
たリ−ドの先端部（インナ−リ−ド）と上記半導体素子
の電極とを対向させ、例えば金バンプ（突起電極）など
の接合材を介して直接的に接続するようにしても良い。
また、この場合には、上記半導体素子３を上記リ−ドで
保持するのみで良く、必ずしも上記ダイパッド１は必要
ではない。
半導体素子３の接続にワイヤ５を用いたが、これに限定
されるものではない。例えばＴＡＢ（tape automated b
onding）の技術を用い、フィルムキャリア上に設けられ
たリ−ドの先端部（インナ−リ−ド）と上記半導体素子
の電極とを対向させ、例えば金バンプ（突起電極）など
の接合材を介して直接的に接続するようにしても良い。
また、この場合には、上記半導体素子３を上記リ−ドで
保持するのみで良く、必ずしも上記ダイパッド１は必要
ではない。
【００２８】一方、上記実施例では、型を用いて封止用
樹脂でケ−ス状の外囲器６を成形することで上記半導体
素子３、ワイヤ５およびリ−ド２を封止したが、これに
限定されるものではなく、封止用樹脂を半導体素子上に
滴下することで封止（ポッティング）を行うようにして
も良い。
樹脂でケ−ス状の外囲器６を成形することで上記半導体
素子３、ワイヤ５およびリ−ド２を封止したが、これに
限定されるものではなく、封止用樹脂を半導体素子上に
滴下することで封止（ポッティング）を行うようにして
も良い。
【００２９】これらの場合でも、上記リ−ドの先端部を
折曲して、先端を封止用樹脂（封止材）の外表面に露出
させれば、上記実施例と同様の効果を得ることが可能で
ある。
折曲して、先端を封止用樹脂（封止材）の外表面に露出
させれば、上記実施例と同様の効果を得ることが可能で
ある。
【００３０】
【発明の効果】以上述べたように、この発明によれば、
外囲器内部で生じた蒸気をリ−ドの先端からこの外囲器
の外側に排出することができるので、内部に異常な応力
が発生することが防止される。このことにより半導体パ
ッケ−ジの破損を有効に防止できる効果がある。
外囲器内部で生じた蒸気をリ−ドの先端からこの外囲器
の外側に排出することができるので、内部に異常な応力
が発生することが防止される。このことにより半導体パ
ッケ−ジの破損を有効に防止できる効果がある。
【図１】（ａ）、（ｂ）は、この発明の第１の実施例を
示す縦断面図および横断面図。
示す縦断面図および横断面図。
【図２】（ａ）、（ｂ）は、同じく第２の実施例を示す
縦断面図および横断面図。
縦断面図および横断面図。
２…リ−ド、２ａ…インナ−リ−ド（先端部）、２ｂ…
アウタリ−ド（他端部）、２ｃ…先端、３…半導体素
子、６…外囲器（封止材）、８…外部端子。
アウタリ−ド（他端部）、２ｃ…先端、３…半導体素
子、６…外囲器（封止材）、８…外部端子。
Claims (3)
- 【請求項１】 半導体素子と、先端部をこの半導体素子
に対向させこの半導体素子と電気的に接続される複数本
のリ−ドと、上記半導体素子およびこのリ−ドの先端部
を封止する封止材とからなる半導体パッケ−ジにおい
て、 上記リ−ドの先端部を折曲し、このリ−ドの先端を上記
封止材の外表面に露出させたことを特徴とする半導体パ
ッケ−ジ。 - 【請求項２】 上記リ−ドの先端は外部端子となってい
ることを特徴とする請求項１記載の半導体パッケ−ジ。 - 【請求項３】 上記リ−ドの他端部は上記外囲器の外表
面近傍で切断されていることを特徴とする請求項２記載
の半導体パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1859393A JPH06232319A (ja) | 1993-02-05 | 1993-02-05 | 半導体パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1859393A JPH06232319A (ja) | 1993-02-05 | 1993-02-05 | 半導体パッケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232319A true JPH06232319A (ja) | 1994-08-19 |
Family
ID=11975940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1859393A Withdrawn JPH06232319A (ja) | 1993-02-05 | 1993-02-05 | 半導体パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232319A (ja) |
-
1993
- 1993-02-05 JP JP1859393A patent/JPH06232319A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001003186A9 (en) | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPH11150213A (ja) | 半導体装置 | |
| JP3940298B2 (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JP2003031753A (ja) | 半導体装置及びその製造方法 | |
| JPH06232319A (ja) | 半導体パッケ−ジ | |
| JPS61147555A (ja) | 半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JP2998726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0451056B2 (ja) | ||
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0526761Y2 (ja) | ||
| JP2004200719A (ja) | 半導体装置 | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPH03149893A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |