JPH04145633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04145633A JPH04145633A JP2270029A JP27002990A JPH04145633A JP H04145633 A JPH04145633 A JP H04145633A JP 2270029 A JP2270029 A JP 2270029A JP 27002990 A JP27002990 A JP 27002990A JP H04145633 A JPH04145633 A JP H04145633A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- semiconductor chip
- linear conductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 25
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000002788 crimping Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 5
- 239000003518 caustics Substances 0.000 abstract description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要)
ワイヤボンディング工程を含む半導体装置の製造方法に
関し、 半導体チップのパッド露出用窓の位置を変えずに量産性
を高めることを目的とし、 保護膜に設けた複数の窓によって複数のパッドの全てを
個々に露出させた半導体チップを用い、前記パッドのう
ち使用されないパッドの上に線状導体の一端をボンディ
ングした後に、該線状導体を伸ばさずに切断し、使用さ
れない前記パッドを前記線状導体で覆うことによって構
成する。
関し、 半導体チップのパッド露出用窓の位置を変えずに量産性
を高めることを目的とし、 保護膜に設けた複数の窓によって複数のパッドの全てを
個々に露出させた半導体チップを用い、前記パッドのう
ち使用されないパッドの上に線状導体の一端をボンディ
ングした後に、該線状導体を伸ばさずに切断し、使用さ
れない前記パッドを前記線状導体で覆うことによって構
成する。
本発明は、半導体装置の製造方法に関し、より詳しくは
、ワイヤボンディング工程を含む半導体装置の製造方法
に関する。
、ワイヤボンディング工程を含む半導体装置の製造方法
に関する。
半導体集積回路を形成した半導体チップをパッケージソ
ゲする場合には、例えば、第4図に示すような方法があ
る。mrち、第5図に示すような半導体チップaをリー
ドフレームb中夫のダイパッドCに取付けた後に、半導
体チップaの表面のパッドdとリードeとを金のワイヤ
によって接続しついで、半導体チ7ブaとリードeの一
部を樹脂材fにより封止し、この後に、リードフレーム
bからリードeを切り離すような工程を経るようにして
いる。
ゲする場合には、例えば、第4図に示すような方法があ
る。mrち、第5図に示すような半導体チップaをリー
ドフレームb中夫のダイパッドCに取付けた後に、半導
体チップaの表面のパッドdとリードeとを金のワイヤ
によって接続しついで、半導体チ7ブaとリードeの一
部を樹脂材fにより封止し、この後に、リードフレーム
bからリードeを切り離すような工程を経るようにして
いる。
ところで、上記したパッドdは、半導体回路の信号電極
や電源電極となるものであるが、半導体装置を取付けよ
うとする外部回路の構成の相違によってパッドdの形成
位置を半導体チップaの側部から端部に変更したい場合
もあり、半導体チップa内の一つの電極配線の端部に複
数のパッドdを接続するとともに、これに対応して複数
種類のパッケージを用意するようにしている。
や電源電極となるものであるが、半導体装置を取付けよ
うとする外部回路の構成の相違によってパッドdの形成
位置を半導体チップaの側部から端部に変更したい場合
もあり、半導体チップa内の一つの電極配線の端部に複
数のパッドdを接続するとともに、これに対応して複数
種類のパッケージを用意するようにしている。
この場合、リードeに接続されないパッドdを半導体チ
シブa表面の保護膜gから露出したままにしておくと、
アルミニウム製のパッドdがその周囲のガスと反応して
腐食してしまい、これが内部にまで広がり、ついには内
部の配線を断線させたり導通不良を生しさせることにな
る。
シブa表面の保護膜gから露出したままにしておくと、
アルミニウム製のパッドdがその周囲のガスと反応して
腐食してしまい、これが内部にまで広がり、ついには内
部の配線を断線させたり導通不良を生しさせることにな
る。
このため、使用しないパッドdを保護膜gによって覆う
とともに、リードeに接続されるパッドdだけを保護膜
gの開口部りから露出するようにしている。
とともに、リードeに接続されるパッドdだけを保護膜
gの開口部りから露出するようにしている。
しかし、これによれば、第5図(a) 、 (b)に示
すように、パッドdの使用位置を変更する毎に開口部り
の位置を変えなければならず、半導体チンプaの汎用性
が低くなり、量産化の妨げになるといった問題がある。
すように、パッドdの使用位置を変更する毎に開口部り
の位置を変えなければならず、半導体チンプaの汎用性
が低くなり、量産化の妨げになるといった問題がある。
本発明はこのような問題に鑑みてなされたものであって
、保護膜に形成するバッド露出用の窓の配置を変えずに
量産性を高めることができる半導体装置の製造方法を提
供することを目的とする。
、保護膜に形成するバッド露出用の窓の配置を変えずに
量産性を高めることができる半導体装置の製造方法を提
供することを目的とする。
上記した課題は、第1〜3図に例示するように。
保護膜4に設けた複数の窓5によって複数のパッド3の
全てを個りに露出させた半導体チップ1を用い、前記パ
ッド1のうち使用されないパッド3の上に線状導体12
の一端をボンディングした後に、該線状導体12を伸ば
さずに切断し、使用されない前記パッド1を前記線状導
体12の一部によって覆うことを特徴とする半導体装置
の製造方法、 または、保護膜4に設けた複数の窓5によって複数のパ
ッド3の全てを個々に露出させた半導体チップ1を、チ
ップ載置台7の上に取付ける工程と、前記チップ載置台
7周囲のり一部8に接続されない前記パッド3の上に線
状導体12の一端を圧着した後に、該線状導体12を引
き伸ばさずに切断し、使用されない前記パッド3を前記
線状導体12の一部によって覆う工程と、前記リード8
に接続される前記パッド3の上に線状導体12の一端を
接続した後に、該線状導体12を引き伸ばして前記リー
ド8に圧着し、使用される前記パッド3と前記リード8
とを導通させる工程とを備えたことを特徴とする半導体
装置の製造方法によって達成する。
全てを個りに露出させた半導体チップ1を用い、前記パ
ッド1のうち使用されないパッド3の上に線状導体12
の一端をボンディングした後に、該線状導体12を伸ば
さずに切断し、使用されない前記パッド1を前記線状導
体12の一部によって覆うことを特徴とする半導体装置
の製造方法、 または、保護膜4に設けた複数の窓5によって複数のパ
ッド3の全てを個々に露出させた半導体チップ1を、チ
ップ載置台7の上に取付ける工程と、前記チップ載置台
7周囲のり一部8に接続されない前記パッド3の上に線
状導体12の一端を圧着した後に、該線状導体12を引
き伸ばさずに切断し、使用されない前記パッド3を前記
線状導体12の一部によって覆う工程と、前記リード8
に接続される前記パッド3の上に線状導体12の一端を
接続した後に、該線状導体12を引き伸ばして前記リー
ド8に圧着し、使用される前記パッド3と前記リード8
とを導通させる工程とを備えたことを特徴とする半導体
装置の製造方法によって達成する。
本発明によれば、半導体チップ1の表面に形成されるパ
ッド3の全てを保護膜4から露出させるとともに、リー
ド8に接続されないパッド3を線状導体12(金線)に
よって覆うようにしている。
ッド3の全てを保護膜4から露出させるとともに、リー
ド8に接続されないパッド3を線状導体12(金線)に
よって覆うようにしている。
このため、リード8に接続されないパッド3は、ワイヤ
ポンディングの際に線状導体3の一部によって覆われる
ことになり、そのパッド3は腐食性物質との接触が断た
れることになり、腐食することがなくなる。
ポンディングの際に線状導体3の一部によって覆われる
ことになり、そのパッド3は腐食性物質との接触が断た
れることになり、腐食することがなくなる。
しかも、リード8に繋げるパッド3を別なものに変更し
たとしても、保護膜4に形成されるパッド露出用の窓5
を変更する必要がなくなり、半導体チップ1の汎用性が
高くなり、量産性を向上することが可能になる。
たとしても、保護膜4に形成されるパッド露出用の窓5
を変更する必要がなくなり、半導体チップ1の汎用性が
高くなり、量産性を向上することが可能になる。
そこで、以下に本発明の詳細を図面に基づいて説明する
。
。
第1図は、本発明に使用される半導体チップの一例を示
す平面図及び部分拡大斜視図であって、図中符号1は、
内部に半導体集積回路を形成した半導体チップで、この
半導体チップ1の上面の活性領域2の周囲には入出力信
号電極用や電源電極となるアルミニウム製のパッド3が
複数形成されており、半導体チップ1上面を覆う保護膜
4に設けた窓5によって全てのパッド3が露出するよう
に構成されている。
す平面図及び部分拡大斜視図であって、図中符号1は、
内部に半導体集積回路を形成した半導体チップで、この
半導体チップ1の上面の活性領域2の周囲には入出力信
号電極用や電源電極となるアルミニウム製のパッド3が
複数形成されており、半導体チップ1上面を覆う保護膜
4に設けた窓5によって全てのパッド3が露出するよう
に構成されている。
第2図は、本発明の方法により半導体チップを組込んだ
リードフレームを示す平面図であって、図中符号6は、
鉄ニツケル合金、銅合金等よりなるリードフレームで、
その内部には、半導体チップを載置するダイパッド7と
このダイパッド7を囲む複数のリード8が形成されてお
り、ダイパフドアの上に半導体チップ1をボンディング
した状態で、半導体チップ1のパッド3の一部とり一部
8とを金線9によってワイヤポンディングするとともに
、使用しないパッド3をその金19によって覆うように
構成されている。
リードフレームを示す平面図であって、図中符号6は、
鉄ニツケル合金、銅合金等よりなるリードフレームで、
その内部には、半導体チップを載置するダイパッド7と
このダイパッド7を囲む複数のリード8が形成されてお
り、ダイパフドアの上に半導体チップ1をボンディング
した状態で、半導体チップ1のパッド3の一部とり一部
8とを金線9によってワイヤポンディングするとともに
、使用しないパッド3をその金19によって覆うように
構成されている。
第3図は、半導体チップ1のパッド3とリード8にワイ
ヤボンディングを行う工程を示す拡大断面図である。
ヤボンディングを行う工程を示す拡大断面図である。
まず、半導体チフブ1を300℃程度に加熱した状態で
、キャピラリ10の金線導入孔11から下方に金線12
を出し、この金線12の先端を球状に形成する(第3図
(a))。
、キャピラリ10の金線導入孔11から下方に金線12
を出し、この金線12の先端を球状に形成する(第3図
(a))。
そして、使用しないパッド3の上の位置にキャピラリ1
0を移動して金線12の球状先端をパッド3に押しつけ
た後に、金線12とパッド3とを熱圧着する(第3図(
b))。
0を移動して金線12の球状先端をパッド3に押しつけ
た後に、金線12とパッド3とを熱圧着する(第3図(
b))。
次に、キャピラリ10を上方に僅かに移動してから(第
3図(C))、さらにそれを横方向に移動させて金線1
2を引きちぎり(第3図(d))、金線12の一部をパ
ッド3の上に残し、これによってパッド3を覆う。
3図(C))、さらにそれを横方向に移動させて金線1
2を引きちぎり(第3図(d))、金線12の一部をパ
ッド3の上に残し、これによってパッド3を覆う。
一方、リード8に接続されるパッド3においては、第3
図(e)に示すように、金線12をパッド3に熱圧着し
た後に、キャピラリ10を上方に引き上げると、金線1
2はキャピラリ10内部の金線導入孔11を通って伸び
てくるので(第3図(f))、これにつづいてリード8
の上方にキャビラIJ 10を移動してその先端をリー
ド8に熱圧着することが可能になる。
図(e)に示すように、金線12をパッド3に熱圧着し
た後に、キャピラリ10を上方に引き上げると、金線1
2はキャピラリ10内部の金線導入孔11を通って伸び
てくるので(第3図(f))、これにつづいてリード8
の上方にキャビラIJ 10を移動してその先端をリー
ド8に熱圧着することが可能になる。
(第3図(g))。
そして、金線12とリード8とを接続したあとに、キャ
ピラリ10を持ち上げてその先端にある金1#i12を
水素等の炎で焼き切ることになる。
ピラリ10を持ち上げてその先端にある金1#i12を
水素等の炎で焼き切ることになる。
このように、半導体チップ1表面に形成したパッド3の
うちリード8に接続しようとするものは、金線12を介
してリード8に接続され、また、使用しないパッド3に
おいては、その上に熱圧着した金線12を殆ど伸ばさず
にそのまま切断するようにしているために、ワイヤポン
ディングの工程において全てのパッド3が金によって覆
われることになり、外部から供給される腐食性物質と反
応することがなくなる。
うちリード8に接続しようとするものは、金線12を介
してリード8に接続され、また、使用しないパッド3に
おいては、その上に熱圧着した金線12を殆ど伸ばさず
にそのまま切断するようにしているために、ワイヤポン
ディングの工程において全てのパッド3が金によって覆
われることになり、外部から供給される腐食性物質と反
応することがなくなる。
例えば、第1図(b)に示すように、2つのパッド3a
、3bが繋がれて形成されている半導体チップ1におい
て、先端にある一方のパッド3aにリード8を圧着する
場合でも、活性領域2に近い他方のパッド3bは金によ
って覆われるために腐食することはなく、一方のパッド
3aから活性領域2に到る配線経路が他方のパッド3b
の腐食によって断線することはなくなる。
、3bが繋がれて形成されている半導体チップ1におい
て、先端にある一方のパッド3aにリード8を圧着する
場合でも、活性領域2に近い他方のパッド3bは金によ
って覆われるために腐食することはなく、一方のパッド
3aから活性領域2に到る配線経路が他方のパッド3b
の腐食によって断線することはなくなる。
以上のようなワイヤボンディングを終えた後に、リード
8の内端と半導体チップ1を樹脂材によって封止し、つ
いでリード8をリードフレーム6から切り離すことにな
る。
8の内端と半導体チップ1を樹脂材によって封止し、つ
いでリード8をリードフレーム6から切り離すことにな
る。
なお、上記した実施例では、金線12の先端を球状にす
るボンディング法、即ち、ネイルヘッド法を用いたが、
ステッチボンディング法、ウェッジボンディング法、超
音波ボンディング法等によることもできる。
るボンディング法、即ち、ネイルヘッド法を用いたが、
ステッチボンディング法、ウェッジボンディング法、超
音波ボンディング法等によることもできる。
また、熱圧着の工程においては、半導体チップ1を加熱
してもよいし、キャピラリ10を加熱してもよい。
してもよいし、キャピラリ10を加熱してもよい。
以上述べたように本発明によれば、半導体チップの表面
に形成されるパッドの全てを保護膜から露出させるとと
もに、リードに接続されないパッドを線状導体によって
覆うようにしたので、リードに接続されないパッドは、
ワイヤボンディングの際に線状導体の一部によって覆わ
れることになり、そのパッドと腐食物質との接触を断っ
て、使用しないパッドの腐食を防止することができる。
に形成されるパッドの全てを保護膜から露出させるとと
もに、リードに接続されないパッドを線状導体によって
覆うようにしたので、リードに接続されないパッドは、
ワイヤボンディングの際に線状導体の一部によって覆わ
れることになり、そのパッドと腐食物質との接触を断っ
て、使用しないパッドの腐食を防止することができる。
しかも、リードに繋げるパッドを別なものに変更したと
しても、保護膜に形成されるパッド露出用の窓を変更す
る必要がなくなり、半導体チップの汎用性を高めて量産
性を向上することが可能になる。
しても、保護膜に形成されるパッド露出用の窓を変更す
る必要がなくなり、半導体チップの汎用性を高めて量産
性を向上することが可能になる。
第1図は、本発明の一実施例装置に使用される半導体チ
ップの一例を示す平面図及び部分拡大斜視図、 第2図は、本発明の一実施例方法によって形成された装
置の一例を示す平面図、 第3図は、本発明の一実施例の工程を示す断面図、 第4図は、従来方法によって形成される半導体装置の一
例を示す平面図、 第5図は、従来方法に用いられる半導体チップの一例を
示す平面図である。 (符号の説明) 1・・・半導体チップ、 2・・・活性領域、 3・・・パッド、 5・・・窓、 6・・・リードフレーム、 7・・・ダイパッド(チップ載置台) 8・・・リード、 10・・・キャピラリ、 11・・・金線導入孔、 12・・・金線(線状導体)。 出 願 人 富士通株式会社
ップの一例を示す平面図及び部分拡大斜視図、 第2図は、本発明の一実施例方法によって形成された装
置の一例を示す平面図、 第3図は、本発明の一実施例の工程を示す断面図、 第4図は、従来方法によって形成される半導体装置の一
例を示す平面図、 第5図は、従来方法に用いられる半導体チップの一例を
示す平面図である。 (符号の説明) 1・・・半導体チップ、 2・・・活性領域、 3・・・パッド、 5・・・窓、 6・・・リードフレーム、 7・・・ダイパッド(チップ載置台) 8・・・リード、 10・・・キャピラリ、 11・・・金線導入孔、 12・・・金線(線状導体)。 出 願 人 富士通株式会社
Claims (2)
- (1)保護膜(4)に設けた複数の窓(5)によって複
数のパッド(3)の全てを個々に露出させた半導体チッ
プ(1)を用い、前記パッド(3)のうち使用されない
パッド(3)の上に線状導体(12)の一端をボンディ
ングした後に、該線状導体(12)を伸ばさずに切断し
、使用されない前記パッド(3)を前記線状導体(12
)の一部によって覆うことを特徴とする半導体装置の製
造方法。 - (2)保護膜(4)に設けた複数の窓(5)によって複
数のパッド(3)の全てを個々に露出させた半導体チッ
プ(1)を、チップ載置台(7)の上に取付ける工程と
、 前記チップ載置台(7)周囲のリード(8)に接続され
ない前記パッド(3)の上に線状導体(12)の一端を
圧着した後に、該線状導体(12)を引き伸ばさずに切
断し、使用されない前記パッド(3)を線状導体(12
)の一部によって覆う工程と、 前記リード(8)に接続される前記パッド(3)の上に
線状導体(12)の一端を接続した後に、該線状導体(
12)を引き伸ばして前記リード(3)に圧着し、使用
される前記パッド(3)と前記リード(8)とを導通さ
せる工程とを備えたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2270029A JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2270029A JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04145633A true JPH04145633A (ja) | 1992-05-19 |
JP2846095B2 JP2846095B2 (ja) | 1999-01-13 |
Family
ID=17480543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2270029A Expired - Fee Related JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2846095B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106476309A (zh) * | 2015-08-27 | 2017-03-08 | 住友化学株式会社 | 分切加工拉伸膜的制造方法以及制造装置 |
-
1990
- 1990-10-08 JP JP2270029A patent/JP2846095B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106476309A (zh) * | 2015-08-27 | 2017-03-08 | 住友化学株式会社 | 分切加工拉伸膜的制造方法以及制造装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2846095B2 (ja) | 1999-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
JPH0455341B2 (ja) | ||
JPH03208354A (ja) | 半導体装置およびその製造方法 | |
US5606204A (en) | Resin-sealed semiconductor device | |
JP2846095B2 (ja) | 半導体装置の製造方法 | |
JPH01196153A (ja) | 樹脂封止半導体装置 | |
JPS61147555A (ja) | 半導体装置 | |
US20030102548A1 (en) | Member for semiconductor package and semiconductor package using the same, and fabrication method thereof | |
JPH0786328A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH02211643A (ja) | 半導体装置 | |
JP2005150294A (ja) | 半導体装置およびその製造方法 | |
JP2000124392A (ja) | 半導体装置 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH07183303A (ja) | バンプ電極の形成方法およびバンプ電極を含む半導体装置の製造方法 | |
JP3358697B2 (ja) | 半導体パッケージ | |
JPH0684993A (ja) | 半導体装置 | |
JPH113963A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
JPH05243307A (ja) | 半導体装置 | |
JP2822997B2 (ja) | 半導体装置およびその製造方法 | |
JPS59184553A (ja) | 半導体装置 | |
KR19990038014U (ko) | 반도체 패키지 제조용 와이어 본딩 장비의 전기방전봉 | |
JPH10199913A (ja) | ワイヤボンディング方法 | |
JPH03149893A (ja) | 半導体装置 | |
JPH01124227A (ja) | 半導体装置 | |
JPH03169057A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |