JPH0786328A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH0786328A
JPH0786328A JP23040993A JP23040993A JPH0786328A JP H0786328 A JPH0786328 A JP H0786328A JP 23040993 A JP23040993 A JP 23040993A JP 23040993 A JP23040993 A JP 23040993A JP H0786328 A JPH0786328 A JP H0786328A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
wire
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23040993A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
裕之 高橋
Chiyoshi Kamata
千代士 鎌田
Norio Nakazato
典生 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23040993A priority Critical patent/JPH0786328A/ja
Publication of JPH0786328A publication Critical patent/JPH0786328A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【目的】 半導体集積回路装置の高速化を図り、信頼性
を向上し、ワイヤボンディングに要するタクトタイムを
短縮する。 【構成】 主面に複数の電極パッド８を有するペレット
１を備え、該電極パッド８とインナーリード５とがワイ
ヤ６で電気的に接続された半導体集積回路装置におい
て、前記ペレット１上に接地電位用電極パッド４で信号
用電極パッド３を挾んで設ける。また、同一電極パッド
８と同一インナーリード５とを夫々複数本のワイヤ６で
接続する。また、その製造方法において、複数の細穴を
有するボンディングツール９を用いて複数本のワイヤ６
を同時にボンディングする。この結果、前述の目的を達
成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置及
びその製造方法に関し、特に、高速化を図り、信頼性を
向上する必要のある半導体集積回路装置、及びワイヤボ
ンディングに要する時間を短縮する必要のある半導体集
積回路装置の製造方法に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】半導体集積回路装置は、半導体を主体と
するペレットを有し、該ペレット主面に構成された素子
が、配線層で接続されて回路を構成している。該ペレッ
トの最上層に構成された最終保護膜には、複数の開孔が
設けられ、その開孔から電極パッドが露出している。前
記ペレットは、セラミックからなるベース部材のマウン
ト部に搭載され、該ペレット主面の電極パッドとベース
部材に設けられたインナーリードとが、ワイヤで電気的
に接続されている。そして、インナーリードとペレット
とが、封止体で封止されている。
【０００３】前記ワイヤによる前記電極パッドと、前記
インナーリードとの接続は、ワイヤボンディング方法に
より接続される。
【０００４】前記ワイヤボンディング方法は、ワイヤボ
ンディング装置で実施される。前記ワイヤボンディング
装置は、リードフレームの供給、搬送、収納を行うロー
ダ／フィーダ／アンローダ部と、金属からなるワイヤを
圧着するボンディングヘッド部と、ボンディングヘッド
部を可動させるＸ−Ｙテーブルとを備えている。
【０００５】前記ボンディングヘッド部は、前記ワイヤ
が巻かれたワイヤスプールと、該ワイヤを圧着するボン
ディングツールと、該ワイヤがボンディングツールに導
かれる経路の途中で該ワイヤを挾むクランパとが備えら
れている。
【０００６】ワイヤボンディング法は、ネイルボンディ
ング法と、ウェッジボンディング法とに、大別される。
【０００７】ネイルヘッドボンディング法の場合、キャ
ピラリと呼ばれるボンディングツールを用い、該キャピ
ラリに設けられた細穴に通した該ワイヤ先端をトーチで
溶融してボールを形成する。そして、前記Ｘ−Ｙテーブ
ルが水平方向に、前記キャピラリが上下に可動すること
により、前記ワイヤの該ボールが形成された一端を前記
ペレットのボンディングパッドに、他端をインナーリー
ドに圧着し、電気的に接続する。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、以下の問題点を見出
した。
【０００９】半導体集積回路装置において、信号の入出
力に使用される電極パッドとインナーリードとを接続し
ているワイヤ部分は、そのワイヤ長によるインダクタン
ス及び抵抗を持っている。一方、半導体集積回路装置
は、処理速度の高速化のため、動作周波数を高くする要
望があるが、前述のワイヤ部分のインダクタンス及び抵
抗による特性インピーダンスの不整合のため、高周波特
性が劣化するので、半導体集積回路装置の高速化が図れ
ないという問題があった。
【００１０】また、半導体集積回路装置の高集積化にと
もない、前記電極パッドは、数が増加し、面積が小さく
なる。ワイヤを圧着するのに必要な面積は、ワイヤの太
さに比例するので、前記電極パッドと前記インナーリー
ドとの接続は、一本の細いワイヤで接続している。この
ため、ワイヤの断線が起こりやすいなど、半導体集積回
路装置の信頼性が低下するという問題があった。
【００１１】また、半導体集積回路装置の高集積化に伴
い、電極パッドの数は増加する。ワイヤボンディングに
要する時間（以下、タクトタイムという）は、接続する
ワイヤの本数に比例するので、タクトタイムが長くなる
という問題があり、さらに、ワイヤボンディング工程
は、ウエハまたはペレット単位で加工する他工程に比べ
て時間がかかるので、半導体集積回路装置の製造ライン
において、製品の流れがワイヤボンディング工程で停滞
しないように、複数台のワイヤボンディング装置を用意
しなければならないという問題があった。
【００１２】本発明の目的は、半導体集積回路装置の高
速化を図ることができる技術を提供することにある。
【００１３】本発明の他の目的は、半導体集積回路装置
の信頼性を向上できる技術を提供することにある。
【００１４】本発明の他の目的は、ワイヤボンディング
に要するタクトタイムを短縮できる技術を提供すること
にある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１７】（１）主面に複数の電極パッドを有するペ
レットを備え、該電極パッドとインナーリードとがワイ
ヤで電気的に接続された半導体集積回路装置において、
前記ペレット上に接地電位用電極パッドで信号用電極パ
ッドを挾んで設ける。
【００１８】（２）主面に複数の電極パッドを有するペ
レットを備え、該電極パッドとインナーリードとがワイ
ヤで電気的に接続された半導体集積回路装置において、
同一電極パッドと同一インナーリードとを夫々複数本の
ワイヤで接続する。
【００１９】（３）主面に複数の電極パッドを有するペ
レットを備え、該電極パッドとインナーリードとがワイ
ヤで電気的に接続された半導体集積回路装置において、
複数の細穴を有するボンディングツールを用いて複数本
のワイヤを同時にボンディングする。
【００２０】
【作用】前述した手段（１）によれば、本発明の半導体
集積回路装置は、前記ペレット上に接地電位用電極パッ
ドで信号用電極パッドを挾むように設けているので、信
号用電極パッドに接続されるワイヤを接地電位用電極パ
ッドで平行に挾んで配置される。このため、ワイヤ部分
における特性インピーダンスの不整合が低減でき、高周
波特性の劣化を防止することができるので、動作速度の
高速化を図ることができる。
【００２１】前述した手段（２）によれば、本発明の半
導体集積回路装置は、信号用電極パッドとインナーリー
ドとが複数本のワイヤで接続されているので、該ワイヤ
の該ワイヤの断線を軽減でき、半導体集積回路装置の信
頼性を向上できる。また、ワイヤ部分の抵抗が低減でき
る。
【００２２】前述した手段（３）によれば、本発明の半
導体集積回路装置の製造方法は、複数本のワイヤを同時
に接続する。つまり、Ｎ本のワイヤを同時にボンディン
グすることで、ワイヤボンディングのタクトタイムを１
／Ｎに短縮できる。また、半導体集積回路装置の製造ラ
インにおいて、ワイヤボンディング装置の台数を１／Ｎ
に減らすことができる。
【００２３】以下、図面を参照して本発明の一実施例に
ついて説明する。なお、実施例を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００２４】
【実施例】（実施例１）本発明を適用した実施例１の半
導体集積回路装置を図１（要部平面図）及び図２（要部
断面図）に示す。
【００２５】図１及び図２に示す半導体集積回路装置の
製造工程において、ワイヤボンディング工程を実施する
ワイヤボンディング装置のキャピラリ部分を図３（要部
断面図）に示す。
【００２６】図１及び図２に示すように、実施例１の半
導体集積回路装置は、ペレット１がベース部材２に接着
層を介在して搭載され、信号用電極パッド３及び接地電
位線用パッド４がそれぞれインナーリード５にワイヤ６
で接続されている。キャップ７は、ベース部材２の上部
に固着され、ペレット１、ワイヤ６及びインナーリード
５が気密封止されている。
【００２７】ペレット１は、平面形状が方形状の単結晶
珪素からなる半導体基板を主体に構成される。この半導
体基板の素子形成面には、記憶回路システム若しくは論
理回路システムを構成する半導体素子が搭載される。
【００２８】前記半導体素子は、これに限定されない
が、ＭＩＳＦＥＴやバイポーラトランジスタが使用され
る。前記ＭＩＳＦＥＴは、素子分離絶縁膜で周囲を囲ま
れた活性領域において、ゲート絶縁膜、ゲート電極、ソ
ース領域及びドレイン領域を主体として構成される。前
記バイポーラトランジスタは、素子分離絶縁膜で周囲を
囲まれた単結晶珪素層の表面からその深さ方向に向かっ
て、エミッタ領域、ベース領域、コレクタ領域の夫々を
順次縦方向に配置し構成される。
【００２９】前記ＭＩＳＦＥＴ及び前記バイポーラトラ
ンジスタは、複数層の配線層に形成される配線を通して
電気的に結線される。前記配線は、夫々の間に形成され
る層間絶縁膜を介在して相互に電気的に分離される。ま
た、前記半導体基板の最上層の前記配線層に配置される
前記配線の表面上の全域には最終保護膜（ファイナルパ
ッシベーション膜）が形成される。
【００３０】信号用電極パッド３及び接地電位用電極パ
ッド４は、最上層の配線層に配置される配線と同じ製造
工程で形成され、ペレット１の四辺に沿った領域に配置
される。最上層の前記最終保護膜には、ボンディング開
口が構成され、信号用電極パッド３及び接地電位用電極
パッド４が、ペレット１の表面に露出している。
【００３１】図１に示すように、接地電位用電極パッド
４は、信号用電極パッド３を挾んで両側に配置されてい
る。信号用電極パッド３、接地電位用電極パッド４及び
前記配線は、例えばＣＶＤ法によるアルミニウム合金膜
で形成される。
【００３２】ベース部材２は、セラミックを主体に構成
され、リードがろう付けされている。該リードは、例え
ばＮｉ−Ｆｅ合金で形成される。ベース部材２のペレッ
ト１が搭載されるマウント部には、ＡｕやＡｇ等の金属
膜が形成されている。
【００３３】ワイヤ６は、ＡｕやＡｌ等の金属ワイヤで
構成され、ワイヤボンディング装置で、信号用電極パッ
ド３及び接地電位用電極パッド４と、インナーリード５
とに電気的に接続されている。
【００３４】次に、実施例１の半導体集積回路装置の製
造方法を説明する。
【００３５】まず、裏面研削工程で、主面に半導体素子
の形成された半導体ウエハ裏面を研削する。
【００３６】次に、ダイシング工程でペレット１に分割
する。そして、ダイボンディング工程で、ペレット１
を、ベース部材２の該マウント部上に固着する。この固
着は、例えばＡｕ−Ｓｉを介在した共晶接合法により行
われる。
【００３７】次に、ワイヤボンディング工程で、信号用
電極パッド３及び接地電位用電極パッド４と、インナー
リード５とが電気的に接続される。
【００３８】ワイヤボンディング工程を実施するワイヤ
ボンディング装置は、図示しないが、リードがろう付け
されたベース部材２の供給、搬送、収納を行うローダ／
フィーダ／アンローダ部と、金属からなるワイヤを圧着
するボンディングヘッド部と、ボンディングヘッド部を
可動させるＸ−Ｙテーブルとを備えている。
【００３９】ボンディングヘッド部は、複数のワイヤス
プール、複数の細穴を有するキャピラリ９（ボンディン
グツール）とを備えている。該ワイヤスプールに巻かれ
たワイヤは夫々、所定の経路を導かれてキャピラリ９の
細穴に通されている。前述ワイヤ６が導かれる経路の途
中には、ワイヤ６を挾むクランパが設けられている。
【００４０】図３に示すように、キャピラリ９の細穴を
通されたワイヤ６の先端は、夫々トーチで溶融され、複
数のボールが形成されている。該トーチには、放電を利
用する電気トーチ、ガスの炎を利用するガストーチがあ
る。
【００４１】ワイヤボンディング工程では、ペレット１
を搭載したベース部材２をホルダーに収納し、ワイヤボ
ンディング装置にセットする。該ベース部材２は、前記
ローダにより供給され、フィーダに沿って、ボンディン
グヘッド部に搬送される。
【００４２】そして、前記ボールの夫々を、信号用電極
パッド３及び接地電位用電極パッド４に圧着する。そし
て、該ワイヤの他端を、インナーリード５に圧着し、ワ
イヤ６を前記クランパで挾んで引っ張り、切断する。
【００４３】この圧着の際、ベース部材２は、フィーダ
に内蔵されたヒータで加熱されており、前記ワイヤ６の
圧着箇所には、キャピラリ９を支持するツールホルダを
伝って超音波振動が加えられる。
【００４４】そして、Ｘ−Ｙテーブルの可動と、前述の
ワイヤの圧着を繰り返して、全ての電極パッドと、それ
に対応したインナーリード５とを電気的に接続する。
【００４５】実施例１の半導体集積回路装置は、前述の
ように信号用電極パッドが接地電位用電極パッドで挾ま
れているので、信号線を接続するワイヤが、接地電位に
接続されるワイヤで挾まれて、ボンディングされる。
【００４６】そして、ベース部材２をフィーダに沿って
搬送し、ホルダに収納する。
【００４７】次に、気密封止工程で、キャップ７をベー
ス部材２に固着し、ペレット１、ワイヤ６及びインナー
リード５を気密封止して、半導体集積回路装置は完成す
る。
【００４８】以上の説明からわかるように、実施例１の
半導体集積回路装置によれば、前記ペレット１上に接地
電位用電極パッド４が、信号用電極パッド３を挾むよう
に配置されているので、信号用電極パッド３に接続され
たワイヤ６が接地電位用電極パッド４に接続されたワイ
ヤ６で挾まれる。これにより、信号を伝達するワイヤ６
部分における特性インピーダンスの不整合が低減できる
ので、高周波特性の劣化を防止することができる。この
結果、半導体集積回路装置の高速化を図ることができ
る。
【００４９】また、複数の細穴を有するキャピラリ９で
複数のワイヤ６を同時に圧着するので、電極パッド間の
距離を狭くすることができ、ペレット１主面の電極パッ
ドを配置する領域を縮小することができるので、半導体
集積回路装置の集積化を図ることができる。
【００５０】また、前述したワイヤボンディング方法に
より、複数本のワイヤ６を同時に接続する。つまり、Ｎ
本のワイヤを同時にボンディングすることで、ワイヤボ
ンディングのタクトタイムを１／Ｎに短縮できる。ま
た、半導体集積回路装置の製造ラインにおいて、ワイヤ
ボンディング装置の台数を１／Ｎに減らすことができ
る。
【００５１】（実施例２）本発明を適用した実施例２の
半導体集積回路装置を図４（要部断面図）及び図５（要
部斜視図）に示す。
【００５２】図４及び図５に示す半導体集積回路装置の
製造工程における、ワイヤボンディング工程を実施する
ワイヤボンディング装置のキャピラリ９部分を図６（要
部断面図）に示す。
【００５３】図４及び図５に示すように、実施例２の半
導体集積回路装置は、ペレット１がベース部材２に接着
層を介在して搭載され、電極パッド８が、インナーリー
ド５にワイヤ６で接続されている。キャップ７は、ベー
ス部材２の上部に固着され、ペレット１、ワイヤ６及び
インナーリード５が気密封止されている。
【００５４】実施例２の半導体集積回路装置は、実施例
１の半導体集積回路装置とほぼ同様の構成である。以
下、実施例２の半導体集積回路装置の特徴部分を説明す
る。
【００５５】電極パッド８は、最上層の配線層に配置さ
れる配線と同じ製造工程で形成され、ペレット１の四辺
に沿った領域に配置される。最上層の前記最終保護膜に
は、ボンディング開口が構成され、電極パッド８が、ペ
レット１の表面に露出している。ワイヤ６は、ＡｕやＡ
ｌ等の金属ワイヤで構成され、ワイヤボンディング装置
で、電極パッド８と、インナーリード５とを電気的に接
続している。
【００５６】次に、実施例２の半導体集積回路装置の製
造方法を説明する。実施例２の半導体集積回路装置の製
造方法は、実施例１の半導体集積回路装置の製造方法と
ほぼ同じであり、ワイヤボンディング工程に特徴があ
る。
【００５７】実施例２の半導体集積回路装置の製造工程
における、ワイヤボンディング工程を実施するワイヤボ
ンディング装置は、図示しないが、リードがろう付けさ
れたベース部材２の供給、搬送、収納を行うローダ／フ
ィーダ／アンローダ部と、金属からなるワイヤを圧着す
るボンディングヘッド部と、ボンディングヘッド部を可
動させるＸ−Ｙテーブルとを備えている。
【００５８】前記ボンディングヘッド部は、複数のワイ
ヤスプール、複数の細穴を有するキャピラリ９（ボンデ
ィングツール）とを備えている。該ワイヤスプールに巻
かれたワイヤ６は夫々、所定の経路を導かれてキャピラ
リ９の細穴に通されている。前述ワイヤ６が導かれる経
路の途中には、ワイヤ６を挾むクランパが設けられてい
る。
【００５９】図６に示すように、キャピラリ９の細穴を
通された複数の前記ワイヤ６の先端は、トーチで溶融さ
れ、ひとつのボールが形成されている。該トーチには、
放電を利用する電気トーチ、ガスの炎を利用するガスト
ーチがある。
【００６０】ワイヤボンディング工程では、ペレット１
を搭載したベース部材２をホルダーに収納し、ワイヤボ
ンディング装置にセットする。該ベース部材２は、前記
ローダにより供給され、フィーダに沿って、ボンディン
グヘッド部に搬送される。
【００６１】そして、前記ボールを、電極パッド８に圧
着する。そして、該ワイヤ６の他端を、インナーリード
５に圧着し、前記クランパで挾んで引っ張り、ワイヤ６
を切断する。
【００６２】この圧着の際、ベース部材２は、フィーダ
に内蔵されたヒータで加熱されており、前記ワイヤ６の
圧着箇所には、前記キャピラリ９を支持するツールホル
ダを伝って超音波振動が加えられる。
【００６３】そして、Ｘ−Ｙテーブルの可動と、前述の
ワイヤ６の圧着を繰り返して、全ての電極パッド８と、
それに対応したインナーリード５とを電気的に接続す
る。
【００６４】前述のワイヤボンディング工程により、ひ
とつの電極パッド８と、それに対応したインナーリード
５とが複数本のワイヤ６で接続されている。
【００６５】以上の説明からわかるように、本実施例の
半導体集積回路装置によれば、電極パッド８と、インナ
ーリード５とが複数のワイヤ６で接続されているので、
該ワイヤ６の断線を軽減できる。このため、半導体集積
回路装置の信頼性を向上できる。また、複数本で接続す
るのでワイヤ部分の抵抗を低減できる。
【００６６】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は、前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲において種々変更可能であることは勿論である。
例えば、実施例１及び２において、半導体集積回路装置
は、セラミックパッケージでなくても、トランスファモ
ールド法で封止されたプラスチックパッケージでも良
い。
【００６７】また、ボンディング方法は、ワイヤ６の接
続は、ネイルヘッドボンディング法ではなく、ウェッジ
ボンディング法を用いても良い。
【００６８】また、実施例１の半導体集積回路装置にお
いて、信号用電極パッド３及び接地電位用電極パッド４
と、インナーリード５との接続は、図７に示す、ボンデ
ィングリボンで接続しても良い。ボンディングリボン
は、図７に示すように、ポリイミドフィルム等の絶縁テ
ープ１０に、ＡｕやＡｌ等の金属からなる金属テープ１
１（金属ワイヤでも良い）を貼付けたものである。
【００６９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７０】１．半導体集積回路装置の高速化を図るこ
とができる。
【００７１】２．半導体集積回路装置の信頼性を向上で
きる。
【００７２】３．ワイヤボンディングに要するタクトタ
イムを短縮できる。
【図面の簡単な説明】
【図１】本発明である実施例１の半導体集積回路装置の
概略構成を示す要部平面図、
【図２】本発明である実施例１の半導体集積回路装置の
概略構成を示す要部断面図、
【図３】実施例１の半導体集積回路装置の製造工程にお
ける、ワイヤボンディング工程を実施するワイヤボンデ
ィング装置のキャピラリ部分の要部断面図、
【図４】本発明である実施例２の半導体集積回路装置の
概略構成を示す要部平面図、
【図５】本発明である実施例２の半導体集積回路装置の
概略構成を示す要部斜視図、
【図６】実施例２の半導体集積回路装置の製造工程にお
ける、ワイヤボンディング工程を実施するワイヤボンデ
ィング装置のキャピラリ部分の要部断面図、
【図７】ボンディングリボンの概略構成を示す斜視図。
【符号の説明】
１…ペレット、２…ベース部材、３…信号用電極パッ
ド、４…接地電位用電極パッド、５…インナーリード、
６…ワイヤ、７…キャップ、８…電極パッド、９…キャ
ピラリ、１０…絶縁テープ、１１…金属テープ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 主面に複数の電極パッドを有するペレッ
    トを備え、該電極パッドとインナーリードとがワイヤで
    電気的に接続された半導体集積回路装置において、前記
    ペレット上に接地電位用電極パッドで信号用電極パッド
    を挾んで設けたことを特徴とする半導体集積回路装置。
  2. 【請求項２】 主面に複数の電極パッドを有するペレッ
    トを備え、該電極パッドとインナーリードとがワイヤで
    電気的に接続された半導体集積回路装置において、同一
    電極パッドと同一インナーリードとを夫々複数本のワイ
    ヤで接続したことを特徴とする半導体集積回路装置。
  3. 【請求項３】 主面に複数の電極パッドを有するペレッ
    トを備え、該電極パッドとインナーリードとがワイヤで
    電気的に接続された半導体集積回路装置の製造方法にお
    いて、複数の細穴を有するボンディングツールを用いて
    複数本のワイヤを同時にボンディングすることを特徴と
    する半導体集積回路装置の製造方法。
JP23040993A 1993-09-16 1993-09-16 半導体集積回路装置及びその製造方法 Pending JPH0786328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23040993A JPH0786328A (ja) 1993-09-16 1993-09-16 半導体集積回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23040993A JPH0786328A (ja) 1993-09-16 1993-09-16 半導体集積回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0786328A true JPH0786328A (ja) 1995-03-31

Family

ID=16907439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23040993A Pending JPH0786328A (ja) 1993-09-16 1993-09-16 半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0786328A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334935A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス
JP2010019781A (ja) * 2008-07-14 2010-01-28 Tokai Rika Co Ltd 磁気センサデバイス
JP2010212682A (ja) * 2009-02-26 2010-09-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd コイルトランスデューサにおける電磁干渉の最小化
CN112542409A (zh) * 2020-12-10 2021-03-23 广州市力驰微电子科技有限公司 一种用于电源芯片的封装结构及其使用方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334935A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス
JPWO2009050843A1 (ja) * 2007-10-19 2011-02-24 株式会社アドバンテスト 電子デバイス
US7947908B2 (en) 2007-10-19 2011-05-24 Advantest Corporation Electronic device
JP2010019781A (ja) * 2008-07-14 2010-01-28 Tokai Rika Co Ltd 磁気センサデバイス
JP2010212682A (ja) * 2009-02-26 2010-09-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd コイルトランスデューサにおける電磁干渉の最小化
CN112542409A (zh) * 2020-12-10 2021-03-23 广州市力驰微电子科技有限公司 一种用于电源芯片的封装结构及其使用方法
CN112542409B (zh) * 2020-12-10 2024-03-12 广州市力驰微电子科技有限公司 一种用于电源芯片的封装结构及其使用方法

Similar Documents

Publication Publication Date Title
US6316838B1 (en) Semiconductor device
JP2509422B2 (ja) 半導体装置及びその製造方法
US20090152697A1 (en) Semiconductor device and manufacturing method of the same
US20060231940A1 (en) High density direct connect LOC assembly
JPH041503B2 (ja)
JPH08102473A (ja) フィルムキャリア半導体装置
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH0595015A (ja) 半導体装置
JPH0350758A (ja) 樹脂封止型半導体装置
JP4146290B2 (ja) 半導体装置
EP0446937B1 (en) Method of manufacturing a semiconductor device using bonding wires of different material
US20090174043A1 (en) Flexible contactless wire bonding structure and methodology for semiconductor device
JP2000124391A (ja) 半導体装置
JPH0786328A (ja) 半導体集積回路装置及びその製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP7293155B2 (ja) 半導体装置、及びワイヤボンディング方法
JPH1098133A (ja) 半導体装置及びその製造方法
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JPH10335366A (ja) 半導体装置
JPH04255237A (ja) 半導体装置の製造方法
JPH0546271Y2 (ja)
JPH08279575A (ja) 半導体パッケージ
JPH07142490A (ja) 半導体集積回路装置およびその製造方法