JP2010019781A - 磁気センサデバイス - Google Patents
磁気センサデバイス Download PDFInfo
- Publication number
- JP2010019781A JP2010019781A JP2008182533A JP2008182533A JP2010019781A JP 2010019781 A JP2010019781 A JP 2010019781A JP 2008182533 A JP2008182533 A JP 2008182533A JP 2008182533 A JP2008182533 A JP 2008182533A JP 2010019781 A JP2010019781 A JP 2010019781A
- Authority
- JP
- Japan
- Prior art keywords
- input
- sensor device
- magnetic sensor
- output
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】入力信号が不定になることがなく、また、増幅ばらつきが少なく、温度特性に優れる磁気センサデバイスを提供する。
【解決手段】印加される磁界の方向に応じて抵抗値が変化する複数のMR素子をブリッジ状に接続し、抵抗値の変化に応じた検出信号を出力パッド111等から出力する検出回路10と、検出信号が入力される入力パッド221等を有し、入力された検出信号を増幅して出力する増幅回路20と、を有し、出力パッド111等と入力パッド221等がダブルワイヤボンディングで接続された構成とする。
【選択図】図1
【解決手段】印加される磁界の方向に応じて抵抗値が変化する複数のMR素子をブリッジ状に接続し、抵抗値の変化に応じた検出信号を出力パッド111等から出力する検出回路10と、検出信号が入力される入力パッド221等を有し、入力された検出信号を増幅して出力する増幅回路20と、を有し、出力パッド111等と入力パッド221等がダブルワイヤボンディングで接続された構成とする。
【選択図】図1
Description
本発明は、磁気センサデバイスに関する。
従来の技術として、磁界の変化を検出する磁気抵抗素子からなる検出回路、増幅回路、配線パターン(グランドパターン、電源パターン、出力パターン、増幅回路パターン)を、基板上に積層して形成した磁気センサデバイスがある(例えば、特許文献1)。この磁気センサデバイスによれば、基板上に上記の各要素を半導体技術により作製するので、全体厚みが薄く、小型化された磁気センサデバイスが可能とされている。
また、増幅回路に入力される入力信号がオープン状態になった場合でも入力信号が不定にならないように、プルアップ抵抗で増幅回路の入力端子をプルアップしたセンサ装置がある(例えば、特許文献2)。このセンサ装置によれば、増幅回路の入力側がプルアップされているので入力信号が不定にならず、出力信号が不安定になることもない。
特開平9−18068号公報
特開平6−259140号公報
しかし、特許文献1の磁気センサデバイスによれば、検出回路と増幅回路がそれぞれ検出回路チップと増幅回路チップの場合には、各チップ間をワイヤボンディングで接続して一体的にモールドしてICデバイスとする必要があり、各チップ間においてはんだクラック等により増幅回路への入力信号が不定になる場合がある。この対策として、特許文献2に示されるようなプルアップ抵抗を回路に付加すると、増幅回路での増幅ばらつきが増大し、また、温度特性が低下する。
従って、本発明の目的は、入力信号が不定になることがなく、また、増幅ばらつきが少なく、温度特性に優れる磁気センサデバイスを提供することにある。
[1]本発明は、上記目的を達成するため、印加される磁界の方向に応じて抵抗値が変化する複数の磁気抵抗素子をブリッジ状に接続し、前記抵抗値の変化に応じた検出信号を出力パッドから出力する検出回路と、前記検出信号が入力される入力パッドを有し、前記入力パッドに入力された前記検出信号を増幅して出力する増幅回路と、を有し、前記出力パッドと前記入力パッドがダブルワイヤボンディングで接続されたことを特徴とする磁気センサデバイスを提供する。
[2]前記検出回路が実装されたMRチップと、前記増幅回路が実装されたアンプチップが一体的にモールドされてICパッケージとして形成されたことを特徴とする上記[1]に記載の磁気センサデバイスであってもよい。
[3]また、前記検出回路は、前記検出回路は、前記磁気抵抗素子の前記ブリッジ接続の第1及び第2の中点電圧をそれぞれ並列して出力する2つの第1出力パッド及び2つの第2出力パッドを有し、前記増幅回路は、オペアンプ回路で構成され前記オペアンプ回路のプラス入力端子に並列して接続される2つのプラス入力パッドとマイナス入力端子に並列して接続される2つマイナス入力パッドを有し、前記2つの第1出力パッドは前記2つマイナス入力パッドに2本のワイヤにより、また、前記2つの第2出力パッドは前記2つプラス入力パッドに2本のワイヤにより、それぞれダブルワイヤボンディングで接続されたことを特徴とする上記[1]又は[2]に記載の磁気センサデバイスであってもよい。
本発明によれば、入力信号が不定になることがなく、また、増幅ばらつきが少なく、温度特性に優れる磁気センサデバイスを提供することができる。
[本発明の実施の形態]
図1は、本発明の実施の形態に係る磁気センサデバイス1の回路図である。図2は、本発明の実施の形態に係るICパッケージされた磁気センサデバイス1の断面図である。図3は、磁気センサデバイス1の出力信号の一例である。
図1は、本発明の実施の形態に係る磁気センサデバイス1の回路図である。図2は、本発明の実施の形態に係るICパッケージされた磁気センサデバイス1の断面図である。図3は、磁気センサデバイス1の出力信号の一例である。
(磁気センサデバイスの構成)
図1に示すように、本発明の実施の形態に係る磁気センサデバイス1は、検出回路10と増幅回路20を有して構成されている。
図1に示すように、本発明の実施の形態に係る磁気センサデバイス1は、検出回路10と増幅回路20を有して構成されている。
検出回路10は、第1〜第4の磁気抵抗素子(以下、MR素子という)Ra,Rb,Rc,Rdがブリッジ状に接続され、第1のMR素子Ra及び第3のMR素子Rcには電源電圧Vccが供給され、第2のMR素子Rb及び第4のMR素子Rdはグランドに接続されている。また、第1のMR素子Raと第2のMR素子Rbの接続点は第1の中点電圧V1として出力され、第3のMR素子Rcと第4のMR素子Rdの接続点は第2の中点電圧V2として出力される。
増幅回路20は、オペアンプ21を有し、オペアンプ21のプラス入力端子に接続される抵抗R1、マイナス入力端子に接続される抵抗Ri、マイナス入力端子と出力端子Vout間に接続される抵抗Rfを有する。また、プラス入力端子の基準電圧を設定するための抵抗R2、R3、R4を有している。
検出回路10の中点電圧V1の出力端子11は、増幅回路20のマイナス入力端子22に電気的に接続される。また、検出回路10の中点電圧V2の出力端子12は、増幅回路20のプラス入力端子23に電気的に接続される。
実装状態では、検出回路10の中点電圧V1の出力端子11は、第1の中点電圧V1をそれぞれ並列して出力する2つの第1出力パッド111,112として形成されている。また、中点電圧V2の出力端子12は、第2の中点電圧V2をそれぞれ並列して出力する2つの第2出力パッド121,122として形成されている。一方、増幅回路20のマイナス入力端子22は、オペアンプ21のマイナス入力端子に並列して接続される2つマイナス入力パッド221,222として形成されている。また、プラス入力端子23は、オペアンプ21のプラス入力端子に並列して接続される2つのプラス入力パッド231,232として形成されている。そして、2つの第1出力パッド111,112は2つのマイナス入力パッド221,222に2本のワイヤによりそれぞれワイヤボンディングで接続されている。すなわち、ダブルワイヤボンディングで接続されている。同様に、2つの第2出力パッド121,122は2つのプラス入力パッド231,232に2本のワイヤによりそれぞれワイヤボンディングで接続されている。すなわち、ダブルワイヤボンディングで接続されている。
上記示した図1の磁気センサデバイス1は、ICパッケージされた状態では、例えば、図2に示すような形態となっている。
検出回路10は、半導体基板300上に第1〜第4のMR素子Ra,Rb,Rc,Rd、第1出力パッド111,112、第2出力パッド121,122等が半導体製造プロセスにより形成され、MRチップ100として搭載されている。ここで、それぞれのMRセンサは、例えば、NiFeパーマロイ、NiCo及びFeCo合金等の強磁性金属を主成分とした薄膜で形成される。
増幅回路20は、半導体基板300上にオペアンプ21と共に抵抗Ri,Rf,R1,R2,R3,R4、マイナス入力パッド221,222、プラス入力パッド231,232等が半導体製造プロセスにより形成され、アンプチップ200として搭載されている。
それぞれのベアチップ(MRチップ100、アンプチップ200)は、2つの第1出力パッド111,112と2つのマイナス入力パッド221,222が2本のワイヤ301でそれぞれワイヤボンディングされている。また、図2は断面図のため図示はされないが、2つの第2出力パッド121,122と2つのプラス入力パッド231,232が2本のワイヤ301でそれぞれワイヤボンディングされている。また、図1で示した出力端子Vout、電源電圧Vccの接続のためリード302とワイヤボンディングで接続されている。
上記示したような接続がなされた後、樹脂400あるいはセラミックにより一体的にモールドされて、ICパッケージとしての磁気センサデバイス1が形成される。
図3は、出力端子Voutでの出力信号の一例である。図1において、検出回路10からの出力V1、V2の差がオペアンプ21に入力信号Vin(=V1―V2)として入力される。出力端子Voutには、DC成分としてVdc(=(R3/(R2+R3))に反転増幅された増幅信号が重畳したものとして出力され、出力信号Voutは、Vout=―Rf・Vin/Riと表される。
[本発明の実施の形態の効果]
上記示した本発明の実施の形態によれば以下のような効果を有する。
(1)MRチップ100、アンプチップ200は、2つの第1出力パッド111,112と2つマイナス入力パッド221,222が2本のワイヤ301でそれぞれワイヤボンディングされ、また、2つの第2出力パッド121,122と2つのプラス入力パッド231,232が2本のワイヤ301でそれぞれワイヤボンディングされている。従って、はんだクラック等により、1つのワイヤ301部で端子オープンの故障(一重故障)が生じても、もう一方のワイヤ301部で接続状態が保持されているので、増幅回路20への入力が不定にならず、信頼性の高い磁気センサデバイス1が可能となる。
(2)上記示したように、増幅回路20への入力が不定にならないので、従来用いられていたプルアップ抵抗を必要としない増幅回路20が可能となる。ここで、図4は、従来用いられていた入力信号をプルアップする場合の回路図である。基本構成は、本発明の実施の形態と同様に、検出回路510、増幅回路520で構成されるが、増幅回路520の入力端子501,502にそれぞれプルアップ抵抗503,504が付加されて、増幅回路520の入力がそれぞれプルアップされている。これにより、入力端子がオープン故障しても増幅回路520の入力は不定にならない。しかし、プルアップ抵抗503,504により、増幅率のばらつきが増大し、また、温度特性が低下する。これに対して、本発明の実施の形態に係る磁気センサデバイス1は、プルアップ抵抗を必要としないので、これによる増幅率のばらつきは発生せず、また、温度特性が低下することもないという効果を有する。
上記示した本発明の実施の形態によれば以下のような効果を有する。
(1)MRチップ100、アンプチップ200は、2つの第1出力パッド111,112と2つマイナス入力パッド221,222が2本のワイヤ301でそれぞれワイヤボンディングされ、また、2つの第2出力パッド121,122と2つのプラス入力パッド231,232が2本のワイヤ301でそれぞれワイヤボンディングされている。従って、はんだクラック等により、1つのワイヤ301部で端子オープンの故障(一重故障)が生じても、もう一方のワイヤ301部で接続状態が保持されているので、増幅回路20への入力が不定にならず、信頼性の高い磁気センサデバイス1が可能となる。
(2)上記示したように、増幅回路20への入力が不定にならないので、従来用いられていたプルアップ抵抗を必要としない増幅回路20が可能となる。ここで、図4は、従来用いられていた入力信号をプルアップする場合の回路図である。基本構成は、本発明の実施の形態と同様に、検出回路510、増幅回路520で構成されるが、増幅回路520の入力端子501,502にそれぞれプルアップ抵抗503,504が付加されて、増幅回路520の入力がそれぞれプルアップされている。これにより、入力端子がオープン故障しても増幅回路520の入力は不定にならない。しかし、プルアップ抵抗503,504により、増幅率のばらつきが増大し、また、温度特性が低下する。これに対して、本発明の実施の形態に係る磁気センサデバイス1は、プルアップ抵抗を必要としないので、これによる増幅率のばらつきは発生せず、また、温度特性が低下することもないという効果を有する。
なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形が可能である。
1…磁気センサデバイス、10…検出回路、11、12…出力端子、20…増幅回路、21…オペアンプ、22…マイナス入力端子、23…プラス入力端子、100…MRチップ、111,112…出力パッド、121,122…出力パッド、200…アンプチップ、221,222…マイナス入力パッド、231,232…プラス入力パッド、300…半導体基板、301…ワイヤ、302…リード、400…樹脂、501,502…入力端子、503,504…プルアップ抵抗、510…検出回路、520…増幅回路
Claims (3)
- 印加される磁界の方向に応じて抵抗値が変化する複数の磁気抵抗素子をブリッジ状に接続し、前記抵抗値の変化に応じた検出信号を出力パッドから出力する検出回路と、
前記検出信号が入力される入力パッドを有し、前記入力パッドに入力された前記検出信号を増幅して出力する増幅回路と、を有し、
前記出力パッドと前記入力パッドがダブルワイヤボンディングで接続されたことを特徴とする磁気センサデバイス。 - 前記検出回路が実装されたMRチップと、前記増幅回路が実装されたアンプチップが一体的にモールドされてICパッケージとして形成されたことを特徴とする請求項1に記載の磁気センサデバイス。
- 前記検出回路は、前記磁気抵抗素子の前記ブリッジ接続の第1及び第2の中点電圧をそれぞれ並列して出力する2つの第1出力パッド及び2つの第2出力パッドを有し、前記増幅回路は、オペアンプ回路で構成され前記オペアンプ回路のプラス入力端子に並列して接続される2つのプラス入力パッドとマイナス入力端子に並列して接続される2つマイナス入力パッドを有し、
前記2つの第1出力パッドは前記2つマイナス入力パッドに2本のワイヤにより、また、前記2つの第2出力パッドは前記2つプラス入力パッドに2本のワイヤにより、それぞれダブルワイヤボンディングで接続されたことを特徴とする請求項1または2に記載の磁気センサデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182533A JP2010019781A (ja) | 2008-07-14 | 2008-07-14 | 磁気センサデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182533A JP2010019781A (ja) | 2008-07-14 | 2008-07-14 | 磁気センサデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010019781A true JP2010019781A (ja) | 2010-01-28 |
Family
ID=41704829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008182533A Pending JP2010019781A (ja) | 2008-07-14 | 2008-07-14 | 磁気センサデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010019781A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8405534B2 (en) | 2009-10-21 | 2013-03-26 | Asahi Kasei Microdevices Corporation | Two-wire transmitter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786328A (ja) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0888423A (ja) * | 1994-09-19 | 1996-04-02 | Asahi Chem Ind Co Ltd | 磁気センサ |
-
2008
- 2008-07-14 JP JP2008182533A patent/JP2010019781A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786328A (ja) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0888423A (ja) * | 1994-09-19 | 1996-04-02 | Asahi Chem Ind Co Ltd | 磁気センサ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8405534B2 (en) | 2009-10-21 | 2013-03-26 | Asahi Kasei Microdevices Corporation | Two-wire transmitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2682771B1 (en) | Push-pull bridge magnetoresistance sensor | |
CN106461705B (zh) | 电流传感器 | |
US9739850B2 (en) | Push-pull flipped-die half-bridge magnetoresistive switch | |
JP6610178B2 (ja) | 磁気センサ | |
EP2278345A2 (en) | A hall effect current sensor system and associated flip-chip packaging | |
JP2011522251A (ja) | 電流検知回路と集積電流センサの構成 | |
JP6819361B2 (ja) | 磁気センサ | |
TWI745735B (zh) | 電流感測模組 | |
WO2012097673A1 (zh) | 独立封装的桥式磁场传感器 | |
JP2020095029A (ja) | 電流センサ | |
JP2009128116A (ja) | 電流センサ | |
US20090212093A1 (en) | Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die | |
JP2010078360A (ja) | 磁気センサ及び磁気センサの製造方法 | |
US7449896B2 (en) | Current sensor using level shift circuit | |
JP2010019781A (ja) | 磁気センサデバイス | |
WO2015107949A1 (ja) | 磁気センサ | |
JP2020030046A (ja) | 電流センサ | |
WO2015107948A1 (ja) | 磁気センサ | |
US10184958B2 (en) | Current sensor devices and methods | |
JP2009281784A (ja) | 磁気センサ | |
WO2021220620A1 (ja) | 電流センサ | |
WO2017077871A1 (ja) | 磁気センサ | |
JP2002286822A (ja) | 磁気センサ | |
JP2005031000A (ja) | 電流測定方法及び電流測定装置 | |
JP2010056260A (ja) | 磁気スイッチ、および磁界検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |