JP2009281784A

JP2009281784A - 磁気センサ

Info

Publication number: JP2009281784A
Application number: JP2008132339A
Authority: JP
Inventors: Masahiko Sato; 雅彦佐藤; Hideto Ando; 秀人安藤
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2008-05-20
Filing date: 2008-05-20
Publication date: 2009-12-03

Abstract

【課題】特に、接続パッドを小さく形成でき、また中点電位のずれを抑制することが可能な磁気センサを提供することを目的としている。
【解決手段】磁界変化に対して電気特性が変化する磁気抵抗効果素子を備えたチップが複数個、基板上に搭載され、前記電気特性の変化に基づき、前記磁界変化が検知される磁気センサであって、各チップ２２，２３上には、前記磁気抵抗効果素子２４の両端と接続する第１接続パッド２５及び第２接続パッド２６と、前記第１接続パッド２５に接続されて延出形成された配線層３２と、前記配線層３２の端部に接続される第３接続パッド３３とを有し、各チップ２２，２３の前記接続パッド間が電気的に接続されて前記磁気抵抗効果素子２４と前記配線層３２の配線抵抗を含む電気回路が構成されている。
【選択図】図５

Description

本発明は、特に、接続パッドを小さく形成でき、また中点電位のずれを抑制することが可能な磁気センサに関する。

例えば、回転体の回転角度を検知するための角度検出装置には、巨大磁気抵抗効果（ＧＭＲ効果）を利用した磁気抵抗効果素子（ＧＭＲ素子）を使用することが出来る。

磁気抵抗効果素子は、外部磁界に対して電気抵抗が変化するものであり、外部磁界を生じさせる例えば回転体としての磁石を回転させることで、磁気抵抗効果素子に流入する外部磁界の方向が変化し、これにより磁気抵抗効果素子の電気抵抗値が変化する。この電気抵抗値の変化に基づいて、回転体の回転角度を検知することが出来る。

例えば磁気抵抗効果素子には、２種類の磁気抵抗効果素子が用意される。これら磁気抵抗効果素子は磁界変化に対して逆の電気抵抗変化を示すものであり、この２種類の磁気抵抗効果素子によりブリッジ回路を組むことで出力値を大きくでき高精度に外部磁界の変化を検知できる。

上記のように電気特性の異なる磁気抵抗効果素子は、別々のチップに搭載される。
図１０は、従来の磁気センサの平面図である。基板上には第１チップ２と第２チップ３が搭載されている。

第１チップ２には２つの磁気抵抗効果素子４が設けられている。第２チップ３にも２つの第２磁気抵抗効果素子５が設けられているが、磁気抵抗効果素子４と磁気抵抗効果素子５は磁界変化に対して異なる電気抵抗変化を示す。

図１０に示すように各磁気抵抗効果素子４，５の両端には接続パッド６，８が設けられる。そしてチップ２，３の対向部側に配置された接続パッド６，６同士がワイヤボンディングによるワイヤ７によって電気的に接続される。さらに接続パッド６は図示しない出力端子側とワイヤボンディングされている。よって各接続パッド６には計２つのワイヤ７が接続される。また、チップ２，３の対向部と反対側に配置された接続パッド８は、図示しないグランド端子や入力端子にワイヤボンディングにて電気的に接続される。

上記のように接続パッド６には複数のワイヤ７が接続されるため、接続パッド６を大きく形成しなければならず、よって接続パッドの小型化を図ることができず、ひいては磁気センサの小型化を促進できないといった問題があった。

また磁気抵抗効果素子と接続パッド以外に配線層がある場合、この配線層の配線抵抗により中点電位がずれやすいといった問題が発生した。
特開２００１−２６７６５４号公報特開昭６４−２８９７５号公報

そこで本発明は上記従来の課題を解決するためのものであり、特に、接続パッドを小さく形成でき、また中点電位のずれを抑制することが可能な磁気センサを提供することを目的としている。

本発明は、磁界変化に対して電気特性が変化する磁気抵抗効果素子を備えたチップが複数個、基板上に搭載され、前記電気特性の変化に基づき、前記磁界変化が検知される磁気センサであって、
各チップ上には、前記磁気抵抗効果素子の両端と接続する第１接続パッド及び第２接続パッドと、前記第１接続パッドに接続されて延出形成された配線層と、前記配線層の端部に接続される第３接続パッドとを有し、各チップの前記接続パッド間が電気的に接続されて前記磁気抵抗効果素子と前記配線層の配線抵抗を含む電気回路が構成されていることを特徴とするものである。

本発明では、第１接続パッドと第２接続パッドのみならず、配線層を介して第３接続パッドを設けたことで、従来のようにいずれかの接続パッドを共通の接続パッドとして使用しなくてもよくなり、各接続パッドと端子間及び各接続パッド間を一対一で対応させることが出来る。よって従来に比べて各接続パッドを小さく形成できる。

本発明では、前記第３接続パッドは、前記第１接続パッド及び前記第２接続パッドと前記磁気抵抗効果素子を介して反対側に設けられていることが好ましい。これにより限られた領域内に、各接続パッドを効率良く配置できる。

また本発明では、各チップには２個ずつ前記磁気抵抗効果素子が設けられ、各磁気抵抗効果素子と前記磁気抵抗効果素子に接続される各接続パッド及び各配線層の位置関係が、前記チップの中心を対称の中心として点対称となっており、各磁気抵抗効果素子と前記配線層の配線抵抗とを含むブリッジ回路が構成されていることが好ましい。これにより限られた領域内に、各接続パッドを効率良く配置できる。

また本発明では、各チップに設けられた各磁気抵抗効果素子の間を前記配線層が通っていることが好ましい。これにより第３接続パッドは第１接続パッドや第２接続パッドよりも内側に配置される。そして、このような接続パッドの配置により、チップの接続パッド間をクロスすることなく適切に配線できる。

また本発明では、前記配線層の配線抵抗が、前記ブリッジ回路を構成する２つの直列回路の夫々に均等に接続されることが好ましい。これにより中点電位のずれを抑制できる。

また本発明では、第１チップに固定磁性層の固定磁化方向が同方向で形成された第１磁気抵抗効果素子及び第２磁気抵抗効果素子が設けられ、第２チップに固定磁性層の固定磁化方向が前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の固定磁化方向と反対方向で形成された第３磁気抵抗効果素子及び第４磁気抵抗効果素子が設けられ、前記第１磁気抵抗効果素子と前記第３磁気抵抗効果素子とが第１出力部を介して直列接続され、前記第２磁気抵抗効果素子と前記第４磁気抵抗効果素子とが第２出力部を介して直列接続され、前記第１磁気抵抗効果素子と前記第４磁気抵抗効果素子とが入力端子を介して接続され、前記第２磁気抵抗効果素子と前記第３磁気抵抗効果素子とがグランド端子を介して接続されており、前記第１磁気抵抗効果素子と前記第３磁気抵抗効果素子の間、及び前記第２磁気抵抗効果素子と前記第４磁気抵抗効果素子の間に夫々、前記配線抵抗が接続されており、前記入力端子と前記第１磁気抵抗効果素子及び前記第４磁気抵抗効果素子の間に、あるいは、前記グランド端子と前記第２磁気抵抗効果素子及び前記第３磁気抵抗効果素子の間に前記配線抵抗が接続されていることが好ましい。これにより中点電位のずれを抑制できる。

また本発明では、各チップに設けられた２個の前記磁気抵抗効果素子のうち、一方の前記磁気抵抗効果素子の前記第１接続パッド及び前記第２接続パッドは、各チップの対向部側に配置されるとともに前記第３接続パッドは、前記対向部の反対側に配置され、他方の前記磁気抵抗効果素子の前記第１接続パッド及び前記第２接続パッドは、前記対向部の反対側に配置されるとともに前記第３接続パッドは、前記対向部側に配置されることが好ましい。これにより、各チップ間の接続パッド間をクロスすることなく配線でき、しかも配線抵抗をブリッジ回路の２つの直列回路に均等に接続するのに優れた配置であり、中点電位のずれを効果的に抑制できる。

本発明の磁気センサによれば、接続パッドを小さく形成でき、さらに好ましくは、中点電位のずれを抑制することが出来る。

図１は、本実施形態における角度検出装置の斜視図、図２は、第１実施形態の磁気センサを構成する一チップの拡大平面図、図３は第１実施形態の磁気センサの部分平面図、図４は、第２実施形態の磁気センサを構成する一チップの拡大平面図、図５は第２実施形態の磁気センサの部分平面図、図６は第１実施形態の磁気センサの回路図、図７は、第２実施形態の磁気センサの回路図、図８は、磁気抵抗効果素子を膜厚方向から切断した部分断面図、図９は、本実施形態における原点検出装置の斜視図、である。

図１に示すように本実施形態における磁気センサ２０は、例えば角度検出装置７０に使用される。角度検出装置７０では、磁気センサ２０の高さ方向（Ｚ方向）に対向して磁界発生部材７１が設けられている。磁気センサ２０と磁界発生部材７１間には空間があり、非接触となっている。

磁界発生部材７１は高さ方向（図示Ｚ方向）を回転軸として回転可能に支持されている。磁界発生部材７１の回転中心Ｏ１を通るライン上の一端部側にＮ極が、他端部側にＳ極が着磁されている。磁界発生部材７１は、回転体と、回転体の磁気センサ２０との対向面側に設けられた複数個の磁石とからなる形態であっても、あるいは磁界発生部材７１そのものが磁石であってもよい。

磁界発生部材７１が磁気センサ２０の上方にて回転すると、外部磁界Ｈが回転磁場として磁気センサ２０に作用する。これにより磁気センサ２０を構成する磁気抵抗効果素子の電気抵抗値が変動し、電気抵抗値の変化に基づく出力値（差動電位）に基づき、磁界発生部材７１の回転角度を検知することが可能である。

図３に示すように磁気センサ２０は第１チップ２２と第２チップ２３を備えて構成される。チップ２２，２３の構成について図２を用いて説明する。

図２に示すように、チップ２２，２３の大きさは、幅寸法（図示Ｘ１−Ｘ２方向の寸法）が０．３〜３ｍｍ程度、長さ寸法（図示Ｙ１−Ｙ２方向の寸法）が０．３〜３ｍｍ程度である。

図１に示すように、各チップ２２，２３には２個ずつ磁気抵抗効果素子２４が形成されている。

磁気抵抗効果素子２４は、例えば、巨大磁気抵抗効果（ＧＭＲ効果）を利用した巨大磁気抵抗効果素子（ＧＭＲ素子）である。図８に示すように磁気抵抗効果素子２４は、共に下から反強磁性層２７、固定磁性層２８、非磁性材料層２９、フリー磁性層３０及び保護層３１の順に積層されている。反強磁性層２７は例えばＩｒＭｎで形成される。固定磁性層２８やフリー磁性層３０はＮｉＦｅやＣｏＦｅ等の強磁性材料で形成される。非磁性材料層２９は例えばＣｕで形成される。保護層３１は例えばＴａで形成される。

固定磁性層２８は、反強磁性層２７との間で発生する交換結合磁界（Ｈｅｘ）により磁化方向が一方向に固定される。一方、フリー磁性層３０の磁化は固定されておらず外部磁界Ｈにより変動する。

磁気抵抗効果素子２４は、トンネル型磁気抵抗効果素子（ＴＭＲ素子）であってもよい。

図２に示すように、図示Ｙ１−Ｙ２方向に長く形成された磁気抵抗効果素子２４が折り返されてミアンダ形状を構成し、Ｘ１−Ｘ２方向に向く磁気抵抗効果素子２４の両端２４ａ，２４ａに第１接続パッド２５と第２接続パッド２６が電気的に接続されている。

図２に示すように第１接続パッド２５に電気的に接続された配線層３２が第２接続パッド２６の方向に延出して形成されており、第２接続パッド２６の隣に、配線層３２に電気的に接続された第３接続パッド３３が設けられている。

第１接続パッド２５，第２接続パッド２６，第３接続パッド３３及び配線層３２は、Ｃｒ，Ｃｕ，Ａｕ，Ａｕ合金、Ａｌ、Ａｌ合金、Ｔａ等にて形成される。各接続パッド２５，２６，３３及び配線層３２は同じ材質で形成されても別の材質で形成されてもどちらでもよい。

図２に示すように、Ｙ１−Ｙ２方向にて対向する磁気抵抗効果素子２４、各接続パッド２５，２６，３３及び配線層３２は、チップ２２，２３の中心Ｏ２を対称の中心として点対称の配置となっている。

図３に示すように配線層３２は、２個の磁気抵抗効果素子２４，２４の間を通るように形成されている。

図２に示すように、チップ２２，２３のＸ１−Ｘ２方向の両側に夫々３つずつ接続パッドがＹ１−Ｙ２方向に並んで配置されている。

図２に示すチップ構成のものを２個用意し、Ｘ１−Ｘ２方向に並べた状態が図３である。なお図３では各磁気抵抗効果素子をミアンダ形状でなく簡略化して図示している。

図３に示すように第１チップ２２はＸ２側に配置され、第２チップ２３はＸ１側に配置される。各チップ２２，２３間には間隔Ｔ１が空けられている。この間隔Ｔ１は、０．０５〜０．５ｍｍ程度である。

図３に示すように、第１チップ２２の２個の磁気抵抗効果素子２４を第１磁気抵抗効果素子２４、第２磁気抵抗効果素子２４とした。また第２チップ２３の２個の磁気抵抗効果素子２４を第３磁気抵抗効果素子２４、第４磁気抵抗効果素子２４とした。

図３に示すように第１チップ２２，第２チップ２３はリードフレーム３５のグランド端子３６上に配置されている。リードフレーム３５はＣｕ合金、リン青銅、ベリ銅、黄銅等で形成される。図３に示すようにリードフレーム３５の入力端子（ＶＤＤ）３７と第４磁気抵抗効果素子２４に接続される第１接続パッド２５間がワイヤボンディングによるワイヤ４０により接続されている。

図３に示すように第４磁気抵抗効果素子２４に配線層（Ｒ４）３２を介して接続される第３接続パッド３３と、第１磁気抵抗効果素子２４に配線層（Ｒ１）３２を介して接続される第３接続パッド３３間がワイヤボンディングによるワイヤ４１により接続されている。

また図３に示すように第４磁気抵抗効果素子２４に接続される第２接続パッド２６と、第２磁気抵抗効果素子２４の第１接続パッド２５間がワイヤボンディングによるワイヤ４２により接続されている。図３に示すように第２磁気抵抗効果素子２４の第２接続パッド２６はグランド端子３６にワイヤボンディングによるワイヤ４３により接続されている。

さらに図３に示すように第２磁気抵抗効果素子２４に配線層（Ｒ２）３２を介して接続される第３接続パッド３３が、第２出力端子（Ｖ２）３８にワイヤボンディングによるワイヤ４４により接続されている。

次に図３に示すように、第１磁気抵抗効果素子２４と接続される第２接続パッド２６と、第３磁気抵抗効果素子２４に接続される第１接続パッド２５間がワイヤボンディングによるワイヤ４５により接続されている。

さらに図３に示すように第３磁気抵抗効果素子２４に接続される第２接続パッド２６がグランド端子３６にワイヤボンディングによるワイヤ４６により接続されている。

また図３に示すように第３磁気抵抗効果素子２４に配線層（Ｒ３）３２を介して接続される第３接続パッド３３と第１出力端子（Ｖ１）３９との間がワイヤボンディングによるワイヤ４７により接続されている。

図６が図３に示す第１実施形態の磁気センサの回路図である。ここで各ワイヤは金等の良好な電気伝導性の材料で形成されているため抵抗値としては無視している。一方、配線層３２は例えばＣｒで形成され抵抗値として無視できないほどワイヤに比べて大きな抵抗値を持っている。配線層３２の抵抗値は、５〜３００Ω程度である。このため配線層３２の抵抗（Ｒ１〜Ｒ４）は図６に示す回路内に組み込まれている。

図２に示すようにチップ２２，２３に設けられた磁気抵抗効果素子２４は第１接続パッド２５と第２接続パッド２６のほかに、第１接続パッド２５に接続されて延出形成された配線層３２と、配線層３２の端部に接続される第３接続パッド３３とを備えている。そして図３に示すように各チップ２２，２３の接続パッド間がワイヤボンディングにより接続されて図６に示すように磁気抵抗効果素子２４と配線層３２の配線抵抗（Ｒ１〜Ｒ４）を含む電気回路が構成されている。

これにより、従来のようにいずれかの接続パッドを共通の接続パッドとして使用しなくてもよくなり、各接続パッドと端子間及び各接続パッド間を一対一で対応させることが出来る。よって従来に比べて各接続パッド２５，２６，３３を小さく形成できる。

また図２，図３に示すように各チップ２２，２３に形成された各磁気抵抗効果素子２４の間を配線層３２が通っているが、これにより第３接続パッド３３は第１接続パッド２５や第２接続パッド２６よりも内側に配置される。そして、このような接続パッドの配置により、チップ２２，２３間でワイヤ４１，４２，４５がクロスすることなく適切に配線できる。

また、図２，図３に示すように各チップ２２，２３に配置された各磁気抵抗効果素子２４，磁気抵抗効果素子２４に電気的に接続される各接続パッド２５，２６，３３及び各配線層３２の位置関係はチップ２２，２３の中心を対称の中心として点対称となっている。これにより磁気抵抗効果素子、各接続パッド及び配線層を効率良く配置でき、チップ２２，２３の小型化及び、ひいては磁気センサ２０の小型化を図ることができる。

ところで第１実施形態の磁気センサ２０では図６の回路図に示すようにブリッジ回路を構成する第１直列回路５０と第２直列回路５１の夫々に、均等に配線層３２の配線抵抗Ｒ１〜Ｒ４が接続されていない。ここで図２，図３に示すように各配線層３２は、ほぼ同じ幅、長さで形成されるため、各配線抵抗Ｒ１〜Ｒ４はほぼ同じである。

そのため第１直列回路５０と第２直列回路５１の中点電位にずれが生じる。例えば配線層３２の幅や長さを適宜変更することで、ある程度中点電位のずれを小さくできるものの図６の回路図に示すように、そもそも入力端子３７と第１磁気抵抗効果素子２４との間に２つの配線抵抗Ｒ１，Ｒ４が接続され、一方、入力端子３７と第４磁気抵抗効果素子２４の間には配線抵抗がないため、いくら配線抵抗Ｒ１，Ｒ４が小さくなるよう調整しても中点電位のずれを抑制するには限度があった。

そこで第１実施形態を改良した第２実施形態の磁気センサ２０を以下で説明する。
図４に示す第２実施形態では、Ｘ１−Ｘ２方向に長く形成された磁気抵抗効果素子２４が折り返されてミアンダ形状で形成される。そして磁気抵抗効果素子２４のＹ１−Ｙ２方向の両端２４ａ，２４ａに第１接続パッド２５と第２接続パッド２６とが電気的に接続される。図４に示すように、第１接続パッド２５に電気的に接続された配線層３２が延出して形成され、配線層３２の端部に第３接続パッド３３が電気的に接続されている。

図４に示すように、第３接続パッド３３は、第１接続パッド２５及び第２接続パッド２６と磁気抵抗効果素子２４を介して反対側に配置されている。

また図２の場合と同様に、配線層３２が各磁気抵抗効果素子２４の間を通っている。
また図２の場合と同様に、各チップ２２，２３に設けられた各磁気抵抗効果素子２４、各接続パッド２５，２６，３３及び各配線層３２は、チップ２２，２３の中心Ｏ２を対称の中心として点対称に配置されている。

図４に示すチップ２２，２３は、図５に示すリードフレーム３５のグランド端子３６上に配置される。なお図５では、各磁気抵抗効果素子２４のミアンダ形状を簡略化している。図５に示すように第１チップ２２は図示Ｘ２側に、第２チップ２３は図示Ｘ１側に配置される。図５に示すようにリードフレーム３５の入力端子（ＶＤＤ）３７と第４磁気抵抗効果素子２４に配線層（Ｒ４）３２を介して接続される第３接続パッド３３間がワイヤボンディングによるワイヤ６０により接続される。

図５に示すように第４磁気抵抗効果素子２４に接続される第１接続パッド２５と、第１磁気抵抗効果素子２４に接続される第１接続パッド２５間がワイヤボンディングによるワイヤ６１により接続されている。

また図５に示すように第４磁気抵抗効果素子２４に接続される第２接続パッド２６と、第２磁気抵抗効果素子２４に配線層（Ｒ２）３２を介して接続される第３接続パッド３３間がワイヤボンディングによるワイヤ６２により接続されている。

図５に示すように第２磁気抵抗効果素子２４の第２接続パッド２６はグランド端子３６にワイヤボンディングによるワイヤ６３により接続されている。

さらに図５に示すように第２磁気抵抗効果素子２４に接続される第１接続パッド２５が、第２出力端子（Ｖ２）３８にワイヤボンディングによるワイヤ６４により接続されている。

次に図５に示すように、第１磁気抵抗効果素子２４と接続される第２接続パッド２６と、第３磁気抵抗効果素子２４に配線層（Ｒ３）３２を介して接続される第３接続パッド３３間がワイヤボンディングによるワイヤ６５により接続されている。

さらに図５に示すように第３磁気抵抗効果素子２４に接続される第２接続パッド２６がグランド端子３６にワイヤボンディングによるワイヤ６６により接続されている。

また図５に示すように第３磁気抵抗効果素子２４に接続される第１接続パッド２５と第１出力端子（Ｖ１）３９との間がワイヤボンディングによるワイヤ６７により接続されている。

図７が図５に示す第２実施形態の磁気センサの回路図である。ここで各ワイヤは金等の良好な電気伝導性の材料で形成されているため抵抗値としては無視している。

図７に示すように、配線抵抗が第１直列回路５０と第２直列回路５１の夫々に均等に接続されている。

まず配線抵抗Ｒ４が、入力端子３７と第１磁気抵抗効果素子２４の間、及び入力端子３７と第４磁気抵抗効果素子２４の間の夫々に共通抵抗として接続されている。

また図７に示すように第１磁気抵抗効果素子２４と第３磁気抵抗効果素子２４の間には配線抵抗Ｒ３が、第２磁気抵抗効果素子２４と第４磁気抵抗効果素子２４の間には配線抵抗Ｒ２が夫々接続されている。なお図５に示すように第１磁気抵抗効果素子２４に電気的に接続される第３接続パッド３３はどこにも接続されていないため、配線抵抗Ｒ１は図７に示す回路内には現れていない。

このように第１直列回路５０に接続される配線抵抗はＲ４とＲ３であり、第２直列抵抗５１に接続される配線抵抗はＲ４とＲ２であるため、各直列回路に配線抵抗が均等に接続されており、図６に示す電気回路に比べて中点電位のずれを小さくすることが可能である。

図５に示すように、各チップ２２，２３に設けられた２個の前記磁気抵抗効果素子のうち、第１磁気抵抗効果素子２４及び第４磁気抵抗効果素子２４の第１接続パッド２５及び第２接続パッド２６は、各チップ２２，２３の対向部側に配置されるとともに第３接続パッド３３は、対向部の反対側に配置されている。また、第２磁気抵抗効果素子２４及び第３磁気抵抗効果素子２４の第１接続パッド２５及び第２接続パッド２６は、対向部の反対側に配置されるとともに第３接続パッド３３は、対向部側に配置される。

このような接続パッドの配置とすることで、各チップ２２，２３間の接続パッド間をクロスすることなく配線できる。しかも配線抵抗をブリッジ回路の２つの直列回路に均等に接続するのに優れた配置であり、中点電位のずれを効果的に抑制できる。

なお図７では、第１磁気抵抗効果素子２４と入力端子３７の間、及び第４磁気抵抗効果素子２４と入力端子３７の間に配線抵抗Ｒ４が接続されているが、グランド端子３６と第３磁気抵抗効果素子２４の間、及びグランド端子３６と第２磁気抵抗効果素子２４の間に配線抵抗が接続される形態でもよい。

図３の第１実施形態、及び図５の第１実施形態では、第１チップ２２に設けられた２個の磁気抵抗効果素子２４と、第２チップ２３に設けられた２個の磁気抵抗効果素子２４との固定磁性層２８の磁化方向が反平行となっている。図３の実施形態では例えば第１チップ２２の磁気抵抗効果素子２４の固定磁性層２８の磁化方向（ＰＩＮ１）がＸ２方向で、第２チップ２３の磁気抵抗効果素子２４の固定磁性層２８の磁化方向（ＰＩＮ２）がＸ１方向である。また、図５の実施形態では例えば、第１チップ２２の磁気抵抗効果素子２４の固定磁性層２８の磁化方向（ＰＩＮ１）がＹ１方向で、第２チップ２３の磁気抵抗効果素子２４の固定磁性層２８の磁化方向（ＰＩＮ２）がＹ２方向である。

これにより、図１に示す磁界発生部材７１が回転して各磁気抵抗効果素子２４に外部磁界Ｈが作用し、このとき、第１磁気抵抗効果素子２４及び第２磁気抵抗効果素子２４の電気抵抗値が大きくなると、第３磁気抵抗効果素子２４及び第４磁気抵抗効果素子２４の電気抵抗値は小さくなり、第１磁気抵抗効果素子２４及び第２磁気抵抗効果素子２４の電気抵抗値が小さくなると、第３磁気抵抗効果素子２４及び第４磁気抵抗効果素子２４の電気抵抗値は大きくなる。これにより、図６，図７に示す出力端子３８，３９に出力される電位が中点電位から変動し、このとき、各出力端子３８，３９より出力される電位の増減は逆傾向となる。そして図示しない差動増幅器により差動電位を出力し、この差動電位に基づいて回転角度を検出することが可能である。

本実施形態の磁気センサ２０は図９に示す原点検出装置８０に用いることも可能である。

図９に示すように原点検出装置８０は、磁界発生部材（磁石）８１と、磁石８１と高さ方向（図示Ｚ方向）にて間隔を空けて対向する位置に設けられた磁気センサ２０とを有して構成される。

図９に示すように磁石８１の磁気センサ２０と対向する対向面８１ａは全面がＮ極に着磁されており、対向面８１ａとの反対面８１ｂは全面がＳ極に着磁されている。

例えば図９に示す原点検出装置８０は磁気センサ２０が固定側であり、磁石８１が可動側である。図１では、磁石８１の中心８１ｃは、磁気センサ２０に対して基準位置（原点Ｐ）にある。

そして磁石８１は、その中心８１ｃが、原点Ｐから例えば図示Ｘ方向に移動可能に支持されている。

磁石８１が移動すると磁気センサ２０に作用する外部磁界Ｈが変化することで、各磁気抵抗効果素子２４の電気抵抗値が変動し、この電気抵抗変化に基づく出力により原点検出を行うことが出来る。

上記した実施形態では４個の磁気抵抗効果素子２４を備えブリッジ回路を構成していたが、各チップ２２，２３に１個ずつ磁気抵抗効果素子２４が設けられ、１つの直列回路のみで構成される形態にも本実施形態を適用できる。

第１磁気抵抗効果素子２４及び第２磁気抵抗効果素子２４を備えた第１チップ２２及び、第３磁気抵抗効果素子２４及び第４磁気抵抗効果素子２４を備えた第２チップ２３は同じ基板上で形成できる。すなわち一つの基板上に多数の磁気抵抗効果素子を形成し、且つ磁気抵抗効果素子の固定磁性層を全て同じ方向に固定磁化する。次に、基板を各チップに切り出し、第１チップに対して第２チップを１８０度回転させて、固定磁性層の固定磁化方向を第１チップと第２チップとで反対方向にしてリードフレーム上に配置する。リードフレームは多数個の磁気センサを形成できる大きさであり、リードフレーム上に多数の第１チップ及び第２チップを配置し、ワイヤボンディングし、各チップをパーケージングした後、リードフレームを個々の磁気センサに切断する。これにより多数の磁気センサを同時に形成することが出来る。

本実施形態における角度検出装置の斜視図、第１実施形態の磁気センサを構成する一チップの拡大平面図、第１実施形態の磁気センサの部分平面図、第２実施形態の磁気センサを構成する一チップの拡大平面図、第２実施形態の磁気センサの部分平面図、第１実施形態の磁気センサの回路図、第２実施形態の磁気センサの回路図、磁気抵抗効果素子を膜厚方向から切断した部分断面図、本実施形態における原点検出装置の斜視図、従来における磁気センサの部分平面図、

符号の説明

２０磁気検出装置
２２第１チップ
２３第２チップ
２４磁気抵抗効果素子
２５第１接続パッド
２６第２接続パッド
２７反強磁性層
２８固定磁性層
２９非磁性材料層
３０フリー磁性層
３１保護層
３２配線層
３３第３接続パッド
３５リードフレーム
３６グランド端子（ＧＮＤ）
３７入力端子（ＶＤＤ）
３８、３９出力端子（Ｖ１Ｖ２）
４０〜４７、６０〜６７ワイヤ
５０第１直列回路
５１第２直列回路
６０〜６７ワイヤ
７０角度検出装置
７１、８１磁界発生部材
８０原点検出装置
Ｒ１〜Ｒ４配線抵抗

Claims

磁界変化に対して電気特性が変化する磁気抵抗効果素子を備えたチップが複数個、基板上に搭載され、前記電気特性の変化に基づき、前記磁界変化が検知される磁気センサであって、
各チップ上には、前記磁気抵抗効果素子の両端と接続する第１接続パッド及び第２接続パッドと、前記第１接続パッドに接続されて延出形成された配線層と、前記配線層の端部に接続される第３接続パッドとを有し、各チップの前記接続パッド間が電気的に接続されて前記磁気抵抗効果素子と前記配線層の配線抵抗を含む電気回路が構成されていることを特徴とする磁気センサ。
前記第３接続パッドは、前記第１接続パッド及び前記第２接続パッドと前記磁気抵抗効果素子を介して反対側に設けられている請求項１記載の磁気センサ。
各チップには２個ずつ前記磁気抵抗効果素子が設けられ、各磁気抵抗効果素子と前記磁気抵抗効果素子に接続される各接続パッド及び各配線層の位置関係が、前記チップの中心を対称の中心として点対称となっており、各磁気抵抗効果素子と前記配線層の配線抵抗とを含むブリッジ回路が構成されている請求項１又は２に記載の磁気センサ。
各チップに設けられた各磁気抵抗効果素子の間を前記配線層が通っている請求項３記載の磁気センサ。
前記配線層の配線抵抗が、前記ブリッジ回路を構成する２つの直列回路の夫々に均等に接続される請求項３又は４に記載の磁気センサ。
第１チップに固定磁性層の固定磁化方向が同方向で形成された第１磁気抵抗効果素子及び第２磁気抵抗効果素子が設けられ、第２チップに固定磁性層の固定磁化方向が前記第１磁気抵抗効果素子及び前記第２磁気抵抗効果素子の固定磁化方向と反対方向で形成された第３磁気抵抗効果素子及び第４磁気抵抗効果素子が設けられ、前記第１磁気抵抗効果素子と前記第３磁気抵抗効果素子とが第１出力部を介して直列接続され、前記第２磁気抵抗効果素子と前記第４磁気抵抗効果素子とが第２出力部を介して直列接続され、前記第１磁気抵抗効果素子と前記第４磁気抵抗効果素子とが入力端子を介して接続され、前記第２磁気抵抗効果素子と前記第３磁気抵抗効果素子とがグランド端子を介して接続されており、前記第１磁気抵抗効果素子と前記第３磁気抵抗効果素子の間、及び前記第２磁気抵抗効果素子と前記第４磁気抵抗効果素子の間に夫々、前記配線抵抗が接続されており、前記入力端子と前記第１磁気抵抗効果素子及び前記第４磁気抵抗効果素子の間に、あるいは、前記グランド端子と前記第２磁気抵抗効果素子及び前記第３磁気抵抗効果素子の間に前記配線抵抗が接続されている請求項５記載の磁気センサ。
各チップに設けられた２個の前記磁気抵抗効果素子のうち、一方の前記磁気抵抗効果素子の前記第１接続パッド及び前記第２接続パッドは、各チップの対向部側に配置されるとともに前記第３接続パッドは、前記対向部の反対側に配置され、他方の前記磁気抵抗効果素子の前記第１接続パッド及び前記第２接続パッドは、前記対向部の反対側に配置されるとともに前記第３接続パッドは、前記対向部側に配置される請求項３ないし６のいずれかに記載の磁気センサ。