JPS59228739A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59228739A
JPS59228739A JP58102582A JP10258283A JPS59228739A JP S59228739 A JPS59228739 A JP S59228739A JP 58102582 A JP58102582 A JP 58102582A JP 10258283 A JP10258283 A JP 10258283A JP S59228739 A JPS59228739 A JP S59228739A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
mounting surface
electrode connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58102582A
Other languages
English (en)
Inventor
Kazuhiro Kawasaki
河崎 和弘
Kunihiko Ikuzaki
生崎 邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58102582A priority Critical patent/JPS59228739A/ja
Publication of JPS59228739A publication Critical patent/JPS59228739A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は半導体装置に関し、特に半導体装置の実装技術
に適用して有効な技術に関する。
[背景技術] 一般に半導体装置においては、外部回路接続用の電極接
続端子がパッケージ基板の実装面よりも外側に突出した
パンケージ構造が用いられる(たとえば電子技術第23
巻第9号P50〜P55)。
ところが、このパンケージ構造では、電極接続端子がパ
ンケージ外に突出しているので、半導体装置を外部回路
に実装する際に作業者の身体の一部が電極接続端子に直
接接触することがあり、その直接接触時に作業者の身体
に帯電されていた静電気により半導体ベレットの集積回
路素子が静電破壊を起こすという問題があることが本発
明者によって明らかにされた。
[発明の目的] 本発明の目的は、人体等との直接接触による集積回路素
子の静電破壊を防止することのできる半導体装置を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要コ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、外部回路接続用の電極接続端子がパッケージ
基板の外部に突出しないパッケージ構造とすることによ
り、電極接続端子が人体等と直接接触することを回避し
、集積回路素子の静電破壊を防止することができるもの
である。
[実施例1] 第1図は本発明の実施例1である半導体装置の断面図で
ある。
この実施例1において、たとえばセラミックよりなるパ
ッケージ基板(ベース)1の上面中央部には、シリコン
(Si)よりなる半導体ペレット2がたとえば金−シリ
コン(Au−3t)共晶によって取り付けられている。
半導体ペレット2の電極バンドはワイヤ3によりパンケ
ージ基板lの上面のペレット周囲の表面配線層と電気的
に接続されており、この表面配線層はパッケージ基板1
内の内部配線を経て該パンケージ基板1の下面の実装面
側と電気的に接続されている。
また、半導体ペレット2、ワイヤ3等はパンケージ基板
1の上面周辺部で低融点ガラス等の封止材4により該パ
ンケージ基板1に固着されたキャップ5によって気密封
止されている。
一方、前記パンケージ基板1の下面側の実装面には、半
導体装置をたとえばプリント基板9の如き外部回路接続
用基板に接続するための外部回路接続用電極接続端子が
形成されるが、本実施例の電極接続端子8は、パッケー
ジ基板1の下面の実装面6に設けた凹部7の奥部に凹入
状に形成された端子構造を有している。
この電極接続端子8は図示のように、パッケージ基板1
の実装面6よりも凹入しており、パンケージ外部には全
く突出していない。
前記電極接続端子8はたとえば半田材料を凹部7の中に
供給することにより作られ、パンケージ基板1をプリン
ト基板9に実装する時には、プリント基板9上に突設し
た半球形の半田1oと結合され、外部回路との電気的接
続がなされる。
したがって、本実施例においては、外部回路接続用の電
極接続端子8がパッケージ基板1の実装面6よりも凹入
しているので、半導体装置の取り扱い中に作業者の人体
等の帯電物が電極接続端子8と直接接触することがなく
、半導体ペレット2の集積回路素子の静電破壊を起こす
ことを防止できる。
[実施例2] 第2図は本発明の実施例2による半導体装置の断面図で
ある。
この実施例2においては、たとえばプラスチックよりな
るパッケージ基板1の実装面6に形成した凹部7内には
、外部回路接続用の電極接続端子8aが実装面6より外
側に突出しないように設けられている。この電極接続端
子8aはたとえば銅または銅合金よりなるソケットコネ
クタ構造であり、その中央部には、下向きに開口した端
子挿入孔8bを有し、上端にはパンケージ基板1を貫通
してアキシャル方向に形成した配線の下端に接続されて
いる。
一方、本実施例2の半導体装置が実装されるプリント基
板9の実装面には、前記電極接続端子8aの端子挿入孔
8bの中に着脱可能に挿入するための接続端子11が垂
直方向に突設されている。
この実施例2においても、電極接続端子8aがパッケー
ジ基板1の実装面6から突出していないので、人体等の
帯電物が電極接続端子8aに直接接触することがなく、
半導体ペレット2の集積回路素子の静電破壊を防止でき
る。
また、本実施例2では、プリント基板9への半導体装置
の実装は、パッケージ基板1の実装面6に形成した凹部
7内の電極接続端子8aの端子挿入孔8bの中にプリン
ト基板9の接続端子11を挿入するだけで簡単に行われ
、しかも何回でも容易に実装と離脱が可能である。
[効果] (1)、パンケージ基板の電極接続端子が基板実装面よ
り凹入しているので、半導体装置の取り扱い中に作業者
の人体の一部等の帯電物が電極接続端子に直接接触する
ことが回避され、半導体ベレソトの集積回路素子の静電
破壊を防止できる。
(2)8人体等の電極接続端子との直接接触が行われな
いので、半導体装置の取り扱いが容易になる。
(3)、電極接続端子が、パッケージ基板の実装面に形
成した凹部の中に設けられたソケントコネクタである場
合、半導体装置を外部回路接続基板に対して簡単に実装
でき、しかも実装と離脱を何回でも容易に行うことがで
きる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、電極接続端子の構成材料や配置等は前記実施
例以外の様々なものとすることができ、また電極接続端
子をリードフレームのビンの先端に取り付けて樹脂封止
するパンケージ構造を用いること等も可能である。
【図面の簡単な説明】
第1図は本発明の実施例1による半導体装置の断面図、 第2図は本発明の実施例2による半導体装置の断面図で
ある。 1・・・パンケージ基板、2・−・半導体ペレット、3
・・・ワイヤ、4・・・封止材、5・・・キャンプ、6
・・・実装面、7・・・凹部、8゜8a・・・電極接続
端子、8b・・・端子挿入孔、9・・・プリント基板、
1o・・・半田、11・・・接続端子。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ベレットが搭載されかつ外部回路と接続可能
    な電極接続端子を有するパンケージ基板を備えてなる半
    導体装置において、電極接続端子がパンケージ基板の実
    装面に対して凹入していることを特徴とする半導体装置
    。 2、電極接続端子が、パンケージ基板の実装面に設けた
    凹部の中に凹入状に形成されていることを特徴とする特
    許請求の範囲第1項記載の半導体装置。 3、電極接続端子が、パッケージ基板の実装面に形成し
    た凹部の中に設けられたソケットコネクタであることを
    特徴とする特許請求の範囲第1項記載の半導体装置。
JP58102582A 1983-06-10 1983-06-10 半導体装置 Pending JPS59228739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58102582A JPS59228739A (ja) 1983-06-10 1983-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58102582A JPS59228739A (ja) 1983-06-10 1983-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS59228739A true JPS59228739A (ja) 1984-12-22

Family

ID=14331218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58102582A Pending JPS59228739A (ja) 1983-06-10 1983-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS59228739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390862U (ja) * 1986-12-01 1988-06-13
US4816896A (en) * 1988-02-01 1989-03-28 Motorola Inc. Compliant standoff for semiconductor packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390862U (ja) * 1986-12-01 1988-06-13
US4816896A (en) * 1988-02-01 1989-03-28 Motorola Inc. Compliant standoff for semiconductor packages

Similar Documents

Publication Publication Date Title
US4870224A (en) Integrated circuit package for surface mount technology
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
JP3554350B2 (ja) 集積化バッテリマウントを有する表面装着可能集積回路パッケージ
EP0977251A4 (en) RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE
US20110272178A1 (en) Substrate for an electrical device
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JPS59228739A (ja) 半導体装置
KR100338225B1 (ko) 반도체장치
JP2004158700A (ja) 電子制御装置およびその製造方法
JPS61101061A (ja) 半導体装置
JPS5837694B2 (ja) 半導体装置
JPS63107147A (ja) 半導体装置
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
JPH01169958A (ja) 半導体パッケージ
JPH0199245A (ja) Icパッケージ
JPS62188189A (ja) ソケツト
KR100867571B1 (ko) 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JPS59208767A (ja) 半導体装置
JPH06196612A (ja) 半導体チップ用パッケージ
JPS6236299Y2 (ja)
JPS5926602Y2 (ja) 半導体パッケ−ジ
JPH042478Y2 (ja)
JPH11354661A (ja) 球状ic用のパッケージ、球状ic用の回路基板及び半導体装置