JPS5926602Y2 - 半導体パッケ−ジ - Google Patents
半導体パッケ−ジInfo
- Publication number
- JPS5926602Y2 JPS5926602Y2 JP11896779U JP11896779U JPS5926602Y2 JP S5926602 Y2 JPS5926602 Y2 JP S5926602Y2 JP 11896779 U JP11896779 U JP 11896779U JP 11896779 U JP11896779 U JP 11896779U JP S5926602 Y2 JPS5926602 Y2 JP S5926602Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cap
- package
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は例えばプリント板に対して導通する半導体チッ
プを収納するリードレス又はリードレスインバーテツド
型半導体パッケージに関するものである。
プを収納するリードレス又はリードレスインバーテツド
型半導体パッケージに関するものである。
半導体パッケージの基本的機能は半導体素子又はチップ
を物理的、化学的、機械的に保護し、信頼性を向上させ
る目的で外部の環境条件から気密封止をすることを条件
として、素子の電極と外部の部品端子間の電気接続を安
定して与えうろことであり、リード型パッケージが主に
使用されて来た。
を物理的、化学的、機械的に保護し、信頼性を向上させ
る目的で外部の環境条件から気密封止をすることを条件
として、素子の電極と外部の部品端子間の電気接続を安
定して与えうろことであり、リード型パッケージが主に
使用されて来た。
近年プリント基板等に対してリードに依らずハンダ接合
により電気的に接続されるリードレス又はリードレスイ
ンバーテツド型パッケージか゛開発され、プリント基板
に対してのパッケージの占有面積を小さクシ、半導体装
置全体の小型化に寄与している。
により電気的に接続されるリードレス又はリードレスイ
ンバーテツド型パッケージか゛開発され、プリント基板
に対してのパッケージの占有面積を小さクシ、半導体装
置全体の小型化に寄与している。
ところでリードレス型パッケージにおいてはパッケージ
本体内に収納された半導体チップを外部に導通するハン
ダだめが該パッケージの本体に形威されており、集積回
路の開発初期段階ではキャップはコバールが使用されて
いた。
本体内に収納された半導体チップを外部に導通するハン
ダだめが該パッケージの本体に形威されており、集積回
路の開発初期段階ではキャップはコバールが使用されて
いた。
キャップと本体は７００〜８００℃のｍ−ｐのハンダに
より接合されていた。
より接合されていた。
この一つの欠点はハンダのはい上がり及びその結果シー
ル部のハンダ量減少によるキャップと本体の密着力の減
少であった。
ル部のハンダ量減少によるキャップと本体の密着力の減
少であった。
又キャップ上面への捺印が凹凸のため困難となる。
さらにはキャップ上に封止用のハンダが大きく盛り上っ
た場合一部のパッドが接触しない事態も起こる。
た場合一部のパッドが接触しない事態も起こる。
本考案者はプリント板に対してハンダ接合をする半導体
パッケージについてキャップの構造を考えることによっ
てこれらの欠点を改良出来る考案を完成した。
パッケージについてキャップの構造を考えることによっ
てこれらの欠点を改良出来る考案を完成した。
本発明に係る考案はパッケージ本体内に収納された半導
体チップを外部に導通するハンダだめが該パッケージ本
体の側面に形成されている半導体パッケージにおいて、
該パッケージのキャップがコバールの上にガラス又はホ
ーローをコーティングしてなることを特徴としている。
体チップを外部に導通するハンダだめが該パッケージ本
体の側面に形成されている半導体パッケージにおいて、
該パッケージのキャップがコバールの上にガラス又はホ
ーローをコーティングしてなることを特徴としている。
以下本考案の実施態様を第１図に基づいて説明する。
第１図は半導体パッケージ本体１及びキャップ２を図示
している。
している。
パッケージ本体１内のセラミック６上に配置された半導
体チップ３は導線４および内部配線層５を通り、半導体
パッケージ本体１の側面に第２図の１５．１５’で示さ
れたようなハンダだめを形威し第１図の８の如きハンダ
パッドによって例えばプリント板とハンダ接合により導
通させている。
体チップ３は導線４および内部配線層５を通り、半導体
パッケージ本体１の側面に第２図の１５．１５’で示さ
れたようなハンダだめを形威し第１図の８の如きハンダ
パッドによって例えばプリント板とハンダ接合により導
通させている。
キャップ２は本考案による構造でＦｅ−Ｎｉ−Ｃｏ合金
であるコバール基板９の上面にガラス又はホーロー１０
を薄くコーティングしたものである。
であるコバール基板９の上面にガラス又はホーロー１０
を薄くコーティングしたものである。
ガラス又はホーローはコバール基板９に対して非常に密
着性が良い。
着性が良い。
また７００℃ないし８００℃でハンダ接合温度に対して
耐えることが出来る。
耐えることが出来る。
従来のキャップの材質はコバールのみのものが主であっ
たが封止のためのハンダ１１が点線形状で示したはい上
がったハンダ１２のようになる場合がしばしばあった。
たが封止のためのハンダ１１が点線形状で示したはい上
がったハンダ１２のようになる場合がしばしばあった。
このことによりキャップ表面上の品種等のマークを侵し
たり又マークが塗れなかったり、ハンダパッド８とキャ
ップがショートを起こすという危険があった。
たり又マークが塗れなかったり、ハンダパッド８とキャ
ップがショートを起こすという危険があった。
本考案はこれらの欠点を生ずるハンダのはい上がりを防
止するキャップの構造を提案している。
止するキャップの構造を提案している。
すなわちガラス又はホーローのようなハンダをはじき、
ぬれない材料をコバールにコーティングすることによっ
てハンダのはい上がりを防ぐことが出来るのである。
ぬれない材料をコバールにコーティングすることによっ
てハンダのはい上がりを防ぐことが出来るのである。
本考案によるキャップは従来のプロセスに対して変更が
不要である。
不要である。
つまりキャップを半導体パッケージに取りつける方法、
寸法形状が同じでよくキャップそのものの変換ですむと
いう製造上の利点がある。
寸法形状が同じでよくキャップそのものの変換ですむと
いう製造上の利点がある。
またコストの低下につながるという利点もある。
ハンダパッド８とハンダ１１の距離１３は少くとも０．
１５〜Ｑ、２ｍｍが好ましい。
１５〜Ｑ、２ｍｍが好ましい。
第１図は本考案に係る半導体パッケージの概略断面であ
り、第２図はパッケージ本体のハンダだめ形状説明図で
ある。 １・・・・・・パッケージ本体、２・・・・・・キャッ
プ、３・・・・・・半導体チップ、４・・・・・・導線
、５・・・・・・内部配線層、６，７・・・・・・セラ
ミック、８・・・・・・ハンダパラＦ゛、９・・・・・
・コバール基板、１０・・・・・・ガラス又はホーロー
、１１・・・・・・ハンダ、１２・・・・・・はい上が
ったハンダ、１３・・・・・・ハンダ８とハンダ１１と
の距離、１４・・・・・・セラミック、１５，１５′・
・・・・・ハンダだめ。
り、第２図はパッケージ本体のハンダだめ形状説明図で
ある。 １・・・・・・パッケージ本体、２・・・・・・キャッ
プ、３・・・・・・半導体チップ、４・・・・・・導線
、５・・・・・・内部配線層、６，７・・・・・・セラ
ミック、８・・・・・・ハンダパラＦ゛、９・・・・・
・コバール基板、１０・・・・・・ガラス又はホーロー
、１１・・・・・・ハンダ、１２・・・・・・はい上が
ったハンダ、１３・・・・・・ハンダ８とハンダ１１と
の距離、１４・・・・・・セラミック、１５，１５′・
・・・・・ハンダだめ。
Claims (1)
- パッケージ本体内に収納された半導体チップを外部に導
通するハンダだめが該パッケージ本体の側面に形成され
ている半導体パッケージにおいて該パッケージのキャッ
プがコバールの上にガラス又はホーローをコーティング
してなることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11896779U JPS5926602Y2 (ja) | 1979-08-31 | 1979-08-31 | 半導体パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11896779U JPS5926602Y2 (ja) | 1979-08-31 | 1979-08-31 | 半導体パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5638455U JPS5638455U (ja) | 1981-04-11 |
| JPS5926602Y2 true JPS5926602Y2 (ja) | 1984-08-02 |
Family
ID=29351172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11896779U Expired JPS5926602Y2 (ja) | 1979-08-31 | 1979-08-31 | 半導体パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926602Y2 (ja) |
-
1979
- 1979-08-31 JP JP11896779U patent/JPS5926602Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5638455U (ja) | 1981-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| EP0977251A4 (en) | RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE | |
| JPS58446U (ja) | 混成集積回路装置 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JPS61198769A (ja) | 混成集積回路 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPS5926602Y2 (ja) | 半導体パッケ−ジ | |
| KR200153438Y1 (ko) | 탭테이프를 이용한 칩스케일 패키지 | |
| JPS6217382B2 (ja) | ||
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JPS6236287Y2 (ja) | ||
| JPH03104141A (ja) | 半導体装置 | |
| JPS6032769Y2 (ja) | 半導体素子 | |
| JPS635250Y2 (ja) | ||
| JPH0341475Y2 (ja) | ||
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPS59189659A (ja) | 半導体装置 | |
| JPS6084842A (ja) | 半導体集積回路パツケ−ジ | |
| JPS60148151A (ja) | 半導体装置 | |
| KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPS6116594A (ja) | 半導体装置 | |
| JPH02296354A (ja) | 半導体装置 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 |