JPH02134852A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH02134852A JPH02134852A JP28942788A JP28942788A JPH02134852A JP H02134852 A JPH02134852 A JP H02134852A JP 28942788 A JP28942788 A JP 28942788A JP 28942788 A JP28942788 A JP 28942788A JP H02134852 A JPH02134852 A JP H02134852A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- lead frame
- sealed
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
従来の樹脂封止型半導体装置について図面を用いて説明
する。
する。
第２図は従来の樹脂封止型半導体装置の第１の例の断面
図である。
図である。
半導体チップ１の電極６は金属薄膜リード７によってリ
ードフレームのリード２と接続された後、樹脂５で封止
され、フレームから切離される。
ードフレームのリード２と接続された後、樹脂５で封止
され、フレームから切離される。
第３図は従来の樹脂封止型半導体装置の第２の例の断面
図である。
図である。
半導体チップ１はアイランド３に固着され、金属細線４
によってリード２と接続され、樹脂５によって封止され
た後、フレームから切離される。
によってリード２と接続され、樹脂５によって封止され
た後、フレームから切離される。
上述した従来の樹脂封止型半導体装置は、第１の例の場
合、第２図の金属薄膜リード２によってリードフレーム
のリード２と半導体チップ１の電極６をつなぐためには
、リード２と電極６の接合点の位置によって金属薄膜リ
ード７のパターンを半導体チップの種類の数だけ用意し
なければならないという欠点を有する。
合、第２図の金属薄膜リード２によってリードフレーム
のリード２と半導体チップ１の電極６をつなぐためには
、リード２と電極６の接合点の位置によって金属薄膜リ
ード７のパターンを半導体チップの種類の数だけ用意し
なければならないという欠点を有する。
また、第２の例の場合、半導体チップ１に固着されてい
るアイランド３はアイランド保持部（図示せず）を通じ
て封止樹脂外部にあるフレームとつながっており、この
経路によって半導体装置内部に不純物が侵入し、半導体
チップ１を不良とならしめるという欠点を有する。
るアイランド３はアイランド保持部（図示せず）を通じ
て封止樹脂外部にあるフレームとつながっており、この
経路によって半導体装置内部に不純物が侵入し、半導体
チップ１を不良とならしめるという欠点を有する。
本発明は、半導体チップの電極がリードフレームのリー
ドと金属線によって接続され樹脂で封止された後前記リ
ードフレームのフレームが切離されて成る樹脂封止型半
導体装置において、前記リードフレームにアイランド部
がなく前記半導体チップの表面と裏面が前記樹脂に接触
していることを特徴とする。
ドと金属線によって接続され樹脂で封止された後前記リ
ードフレームのフレームが切離されて成る樹脂封止型半
導体装置において、前記リードフレームにアイランド部
がなく前記半導体チップの表面と裏面が前記樹脂に接触
していることを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
Ａ−Ａ’線断面図である。
半導体チップ１はリードフレームのリード２と金属線４
によって電気的に接続され、半導体チップ１、リード２
の一部、金属線３は樹脂５によって封止される。これよ
り半導体チップ１の表面と裏面は樹脂５と接触している
構造を有する。この半導体装置は、アイランドを使用し
ない。
によって電気的に接続され、半導体チップ１、リード２
の一部、金属線３は樹脂５によって封止される。これよ
り半導体チップ１の表面と裏面は樹脂５と接触している
構造を有する。この半導体装置は、アイランドを使用し
ない。
以上説明したように、本発明は、従来の樹脂封止型半導
体装置の半導体チップ裏面の固着部であるリードフレー
ムのアイランドをなくし、半導体チップの表面と裏面と
を同一の樹脂で覆うようにしたので装置外部からの不純
物がアイランドを通して侵入することを完全になくし、
しかも半導体チップのリードフレームのリードとを金属
線でつなぐことにしたので半導体チップの電極の位置及
びリードフレームの内部リードの位置が各品種毎に変化
しても容易につなぎ変えられるという効果がある。
体装置の半導体チップ裏面の固着部であるリードフレー
ムのアイランドをなくし、半導体チップの表面と裏面と
を同一の樹脂で覆うようにしたので装置外部からの不純
物がアイランドを通して侵入することを完全になくし、
しかも半導体チップのリードフレームのリードとを金属
線でつなぐことにしたので半導体チップの電極の位置及
びリードフレームの内部リードの位置が各品種毎に変化
しても容易につなぎ変えられるという効果がある。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図、第２図は従来の樹脂封止型半導体装
置の第１の例の断面図、第３図は従来の樹脂封止型半導
体装置の第２の例の断面図である。 １・・・半導体チップ、２・・・リード、３・・・アイ
ランド、４・・・金属線、５・・樹脂、６・・・電極、
７・・・金属薄膜リード。
Ａ−Ａ’線断面図、第２図は従来の樹脂封止型半導体装
置の第１の例の断面図、第３図は従来の樹脂封止型半導
体装置の第２の例の断面図である。 １・・・半導体チップ、２・・・リード、３・・・アイ
ランド、４・・・金属線、５・・樹脂、６・・・電極、
７・・・金属薄膜リード。
Claims (1)
- 半導体チップの電極がリードフレームのリードと金属線
によって接続され樹脂で封止された後前記リードフレー
ムのフレームが切離されて成る樹脂封止型半導体装置に
おいて、前記リードフレームにアイランド部がなく前記
半導体チップの表面と裏面が前記樹脂に接触しているこ
とを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28942788A JPH02134852A (ja) | 1988-11-15 | 1988-11-15 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28942788A JPH02134852A (ja) | 1988-11-15 | 1988-11-15 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134852A true JPH02134852A (ja) | 1990-05-23 |
Family
ID=17743106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28942788A Pending JPH02134852A (ja) | 1988-11-15 | 1988-11-15 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289033A (en) * | 1990-04-25 | 1994-02-22 | Sony Corporation | Packaging of semiconductor chips with resin |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180033A (ja) * | 1982-04-16 | 1983-10-21 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-11-15 JP JP28942788A patent/JPH02134852A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180033A (ja) * | 1982-04-16 | 1983-10-21 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289033A (en) * | 1990-04-25 | 1994-02-22 | Sony Corporation | Packaging of semiconductor chips with resin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02134852A (ja) | 樹脂封止型半導体装置 | |
| KR970024110A (ko) | 반도체 장치 및 그의 제조방법(semiconductor device and method for manufacturing the same) | |
| JPH01273343A (ja) | リードフレーム | |
| JPH0621305A (ja) | 半導体装置 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPS6269564A (ja) | 半導体装置 | |
| JPH04199551A (ja) | 半導体装置のリードフレーム | |
| JPH0233961A (ja) | リードフレーム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPS63169746A (ja) | 半導体装置 | |
| JPH06326234A (ja) | 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH02271654A (ja) | リードフレームおよび半導体集積回路装置 | |
| JPH0493039A (ja) | 樹脂封止型半導体装置 | |
| JPH0513646A (ja) | Ｚｉｐ型半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH02205061A (ja) | リードフレーム | |
| JPH02146740A (ja) | 半導体装置 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPS61137334A (ja) | 半導体装置 | |
| JPH01283948A (ja) | 樹脂封止型半導体装置 | |
| JPS63182841A (ja) | 半導体装置 | |
| JPH05218273A (ja) | 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 |