JPH0493039A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0493039A JPH0493039A JP2209904A JP20990490A JPH0493039A JP H0493039 A JPH0493039 A JP H0493039A JP 2209904 A JP2209904 A JP 2209904A JP 20990490 A JP20990490 A JP 20990490A JP H0493039 A JPH0493039 A JP H0493039A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- film
- wire
- semiconductor element
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011889 copper foil Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 abstract description 2
- 239000003822 epoxy resin Substances 0.000 abstract 1
- 229920000647 polyepoxide Polymers 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
従来の樹脂封止型半導体装置は第4図に示すように、半
導体素子搭載台部6に搭載した半導体素子1上の電極2
と内部リード7をそれぞれ1本の金線等3でワイヤボン
ディングしていた。そしてワイヤーの長さが最大で2.
5〜3.0mm程度となるように内部リード7の先端位
置、半導体素子搭載台部6の大きさ等を設計していた。
導体素子搭載台部6に搭載した半導体素子1上の電極2
と内部リード7をそれぞれ1本の金線等3でワイヤボン
ディングしていた。そしてワイヤーの長さが最大で2.
5〜3.0mm程度となるように内部リード7の先端位
置、半導体素子搭載台部6の大きさ等を設計していた。
また、上記のワイヤー長の制限から半導体素子1が小さ
い場合、それに伴って内部リード7の先端部もパッケー
ジ内部へ配置する必要があり、そのため内部リードピッ
チの小さいリードフレームを製作する必要があった。
い場合、それに伴って内部リード7の先端部もパッケー
ジ内部へ配置する必要があり、そのため内部リードピッ
チの小さいリードフレームを製作する必要があった。
さらに、ある1つのリードフレームに搭載できる半導体
素子の大きさの許容範囲は1mm程度であったため、同
一パッケージに対して多種類のリードフレームを設計し
ていた。
素子の大きさの許容範囲は1mm程度であったため、同
一パッケージに対して多種類のリードフレームを設計し
ていた。
この従来の樹脂封止型半導体装置では、電極と内部リー
トとを結ぶワイヤーが樹脂封止工程の際に流動する樹脂
によって押し流され、隣接するワイヤーが接触する恐れ
かある為、ワイヤー長に制限かあった。
トとを結ぶワイヤーが樹脂封止工程の際に流動する樹脂
によって押し流され、隣接するワイヤーが接触する恐れ
かある為、ワイヤー長に制限かあった。
それゆえに、半導体素子が小さい場合には、内部リード
先端部もそれに従ってより内部に配置する必要かあり、
そのため内部リート先端ピッチが小さくなりリードフレ
ームの加ゴーを難しくしていた。
先端部もそれに従ってより内部に配置する必要かあり、
そのため内部リート先端ピッチが小さくなりリードフレ
ームの加ゴーを難しくしていた。
また、ワイヤー長の制限等から、ある一つのり一トフレ
ームに搭載できる半導体素子の大きさの許容範囲は1
rn m程度であり、一つのパッケージに対して多種類
のリードフレームを設計、製造しなくてはならないとい
う問題点があった。
ームに搭載できる半導体素子の大きさの許容範囲は1
rn m程度であり、一つのパッケージに対して多種類
のリードフレームを設計、製造しなくてはならないとい
う問題点があった。
本発明の目的は、リードフレームの加工が容易で、しか
も半導体素子の大きさの許容範囲か広い樹脂封止型半導
体装置を提供することにある。
も半導体素子の大きさの許容範囲か広い樹脂封止型半導
体装置を提供することにある。
本発明の樹脂封止型半導体装置は、半導体素子搭載台部
の周縁部にワイヤポンディング可能な電極が複数形成さ
れたフィルム状基板を設け、半導体素子上の電極と前記
フィルム状基板上の電極とをワイヤホンディングし、前
記フィルム状基板」二の電極とリードフレームの内部リ
ードとをワイヤポンティングすることを特徴とする。
の周縁部にワイヤポンディング可能な電極が複数形成さ
れたフィルム状基板を設け、半導体素子上の電極と前記
フィルム状基板上の電極とをワイヤホンディングし、前
記フィルム状基板」二の電極とリードフレームの内部リ
ードとをワイヤポンティングすることを特徴とする。
〔実施例〕
本発明について図面を参照して説明する。第1図及び第
2図はそれぞれ本発明の一実施例を示ず平面図及びその
A−A線断面図である。半導体素子搭載台部6の周縁部
に銅箔等で電極を形成したカラスエポキシ、カプトン等
のフィルタ4を貼付したり一トフレームを設け、そのフ
ィルム4上に電極5が設けられている。半導体素子1−
]−の電極2からフィルム上の任意の電極5ヘワイヤボ
ンテインクし、さらにフィルム上の電極5がら内部リー
ド7ヘワイヤホンデインクを行う。但し、ワイヤボンデ
ィングは必すしも2回行う必要はなく、ワイヤー長の制
限範囲内では半導体素子上の電極と内部リードとを直接
ボンディング゛することも可能である。
2図はそれぞれ本発明の一実施例を示ず平面図及びその
A−A線断面図である。半導体素子搭載台部6の周縁部
に銅箔等で電極を形成したカラスエポキシ、カプトン等
のフィルタ4を貼付したり一トフレームを設け、そのフ
ィルム4上に電極5が設けられている。半導体素子1−
]−の電極2からフィルム上の任意の電極5ヘワイヤボ
ンテインクし、さらにフィルム上の電極5がら内部リー
ド7ヘワイヤホンデインクを行う。但し、ワイヤボンデ
ィングは必すしも2回行う必要はなく、ワイヤー長の制
限範囲内では半導体素子上の電極と内部リードとを直接
ボンディング゛することも可能である。
本実施例により、従来の2倍の長さのワイヤを結線する
ことかでき、その分たけ内部リード先端部を内部に配置
する必要がなくリード先端ピッチを大きくとることがで
きる。また−辺あたり5mm程度大きさの異なる半導体
素子を搭載することができ、リードフレームの共用化が
できる。
ことかでき、その分たけ内部リード先端部を内部に配置
する必要がなくリード先端ピッチを大きくとることがで
きる。また−辺あたり5mm程度大きさの異なる半導体
素子を搭載することができ、リードフレームの共用化が
できる。
次に本発明の第2の実施例について図面を参照して説明
する。第3図は本実施例で用いる半導体素子搭載台部6
の周縁部に貼付するフィルム4の平面図である。本実施
例では、ワイヤホンディング可能な電極を有するフィル
ムをテープ状に製造し、半導体素子搭載台部の大きさに
合わせて切断、接着する。これによりテープの標準化が
はかられ、資材コスhを低減することがてきる。
する。第3図は本実施例で用いる半導体素子搭載台部6
の周縁部に貼付するフィルム4の平面図である。本実施
例では、ワイヤホンディング可能な電極を有するフィル
ムをテープ状に製造し、半導体素子搭載台部の大きさに
合わせて切断、接着する。これによりテープの標準化が
はかられ、資材コスhを低減することがてきる。
以上説明したように本発明は、半導体素子搭載台部の周
縁部にワイヤポンディング可能な電極を有するフィルム
を貼付し、半導体素子上の電極と内部リートとをワイヤ
ホンディングする際、半導体素子が小さいためにワイヤ
ー長が長くなってしまう場合に、フィルム上の電極を介
して2回ワイヤボンディングすることによって、樹脂封
止工程におけるワイヤー接触という不良を防ぐことがで
きる。
縁部にワイヤポンディング可能な電極を有するフィルム
を貼付し、半導体素子上の電極と内部リートとをワイヤ
ホンディングする際、半導体素子が小さいためにワイヤ
ー長が長くなってしまう場合に、フィルム上の電極を介
して2回ワイヤボンディングすることによって、樹脂封
止工程におけるワイヤー接触という不良を防ぐことがで
きる。
また、見かけ上のワイヤー長を長くできることによって
、特に半導体素子が小さい場合に内部リード先端を従来
よりも内部へ配置する必要がなく、リ−1(の加工上有
利であるという利点がある。
、特に半導体素子が小さい場合に内部リード先端を従来
よりも内部へ配置する必要がなく、リ−1(の加工上有
利であるという利点がある。
さらに、ワイヤー長の許容範囲が広いため、リードフレ
ームに搭載できる半導体素子の大きさの許容範囲も広く
、リードフレームの資材コストの低減という効果を有す
る。
ームに搭載できる半導体素子の大きさの許容範囲も広く
、リードフレームの資材コストの低減という効果を有す
る。
第1図は本発明の一実施例を示す平面図、第2図はその
第1図に示ずA−A線断面図、第3図は第2の実施例で
用いるフィルムの平面図、第4図は従来の樹脂封止型半
導体装置の平面図である。 1・半導体素子、2・・・電極、3・・・ワイヤ、4・
・・フィルム、5・・・フィルム上電極、6・・・半導
体素子搭載台部、7・・・内部リード。
第1図に示ずA−A線断面図、第3図は第2の実施例で
用いるフィルムの平面図、第4図は従来の樹脂封止型半
導体装置の平面図である。 1・半導体素子、2・・・電極、3・・・ワイヤ、4・
・・フィルム、5・・・フィルム上電極、6・・・半導
体素子搭載台部、7・・・内部リード。
Claims (1)
- 半導体素子搭載台部の周縁部にワイヤボンディング可
能な電極が複数形成されたフィルム状基板を設け、半導
体素子上の電極と前記フィルム状基板上の電極とをワイ
ヤボンディングし、前記フィルム状基板上の電極とリー
ドフレームの内部リードとをワイヤボンディングするこ
とを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2209904A JPH0493039A (ja) | 1990-08-08 | 1990-08-08 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2209904A JPH0493039A (ja) | 1990-08-08 | 1990-08-08 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0493039A true JPH0493039A (ja) | 1992-03-25 |
Family
ID=16580577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2209904A Pending JPH0493039A (ja) | 1990-08-08 | 1990-08-08 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0493039A (ja) |
-
1990
- 1990-08-08 JP JP2209904A patent/JPH0493039A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
KR970077540A (ko) | 칩 사이즈 패키지의 제조방법 | |
JPH09252014A (ja) | 半導体素子の製造方法 | |
JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
JPH04120765A (ja) | 半導体装置とその製造方法 | |
JPH0493039A (ja) | 樹脂封止型半導体装置 | |
JP2788011B2 (ja) | 半導体集積回路装置 | |
JPH05315540A (ja) | 半導体装置 | |
JPH0366152A (ja) | 半導体集積回路モジュール | |
EP1381084A1 (en) | Semiconductor device and method of its fabrication | |
JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
JPH0456143A (ja) | 半導体装置および半導体装置の製造方法 | |
JPS6318652A (ja) | 半導体装置の製造方法 | |
JPH0314262A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH03129840A (ja) | 樹脂封止型半導体装置 | |
JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
JPH033354A (ja) | 半導体装置 | |
JPH02146740A (ja) | 半導体装置 | |
JPH03297164A (ja) | 半導体装置用リードフレーム | |
JPS63141329A (ja) | Icパツケ−ジ | |
JPS6060743A (ja) | リ−ドフレ−ム | |
JPH01187845A (ja) | 半導体装置 | |
JPS63288029A (ja) | 樹脂封止型半導体装置 | |
JPH0637234A (ja) | 半導体装置 | |
JPH04176156A (ja) | 半導体装置用リードフレーム |