JPS63182841A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63182841A JPS63182841A JP62014865A JP1486587A JPS63182841A JP S63182841 A JPS63182841 A JP S63182841A JP 62014865 A JP62014865 A JP 62014865A JP 1486587 A JP1486587 A JP 1486587A JP S63182841 A JPS63182841 A JP S63182841A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- pellet
- semiconductor device
- metallic wiring
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000008188 pellet Substances 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 2
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に樹脂封止されるパッ
ケージの構造に関する。
ケージの構造に関する。
従来、この種の樹脂封止される(以下モールドと呼ぶ)
半導体集積回路のパッケージは、第3図の断面図に示す
ように、樹脂21の厚さは、チップ2の部分、内部リー
ド4の部分共同じであった。
半導体集積回路のパッケージは、第3図の断面図に示す
ように、樹脂21の厚さは、チップ2の部分、内部リー
ド4の部分共同じであった。
上述した従来の樹脂封止のパッケージでは、最近のIC
の機能拡大、ビン数の増大に伴い面積の大きいペレット
をモールド封入しようとすると、第3図に示す様に、樹
脂21がペレット2の上まで届かず、ペレット上に樹脂
21の未充填部分6ができるという欠点が生じてきた。
の機能拡大、ビン数の増大に伴い面積の大きいペレット
をモールド封入しようとすると、第3図に示す様に、樹
脂21がペレット2の上まで届かず、ペレット上に樹脂
21の未充填部分6ができるという欠点が生じてきた。
その未充填部分6を無くす対策として、第4図の断面図
に示す様に、樹脂31の厚さを厚くすれば、未充填部分
は無くなるが、その代わり樹脂量が多くなるためICに
高温と低温のストレスを加える熱的試験において、第3
図a部の樹脂部のペレット表面に対する熱ストレスによ
る応力が大きくなり、ペレ。
に示す様に、樹脂31の厚さを厚くすれば、未充填部分
は無くなるが、その代わり樹脂量が多くなるためICに
高温と低温のストレスを加える熱的試験において、第3
図a部の樹脂部のペレット表面に対する熱ストレスによ
る応力が大きくなり、ペレ。
ト表面の金属配線5が、ズして移動したり、破壊して断
線するという欠点がある。
線するという欠点がある。
本発明は、上記欠点を無くすため、ペレットの上面、側
面に対するモールド樹脂は、未充填が発生しない様に厚
くシ、ペレットの外側の内部リ一ド部の上面の樹脂を薄
くしている。
面に対するモールド樹脂は、未充填が発生しない様に厚
くシ、ペレットの外側の内部リ一ド部の上面の樹脂を薄
くしている。
つぎに本発明を実施例によシ説明する。
第1図は本発明の一実施例の断面図である。第1図にお
いて、リードフレームのアイランド3に搭載した牛導体
ペレブト2およびペレット2の電極とリードフレームの
内部リード4との間を接続した金属配線5ならびに内部
リードを共に包覆封止したモールド樹脂1のうち、ペレ
ット2の上の部分人の樹脂厚を厚くシ、周辺の内部リー
ド4上の部分Bの樹脂厚を人の部分よシ薄くしている。
いて、リードフレームのアイランド3に搭載した牛導体
ペレブト2およびペレット2の電極とリードフレームの
内部リード4との間を接続した金属配線5ならびに内部
リードを共に包覆封止したモールド樹脂1のうち、ペレ
ット2の上の部分人の樹脂厚を厚くシ、周辺の内部リー
ド4上の部分Bの樹脂厚を人の部分よシ薄くしている。
第2図は本発明の他の実施例の断面図である。
第2図において、ペレット2の上の部分の樹脂11は丸
みをつけた中央がふくらんだ形でNくし、内部リード4
0部分では、ペレット2の部分より薄くし、さらに周縁
の部分の角をとった丸み付けがされている。
みをつけた中央がふくらんだ形でNくし、内部リード4
0部分では、ペレット2の部分より薄くし、さらに周縁
の部分の角をとった丸み付けがされている。
以上説明したように、本発明は、ペレット上のモールド
樹脂を厚くすることによシ、ペレット上の樹脂を薄くす
ることによシ、熱的ストレスによるペレット上の金属配
線ズレ不良が無くなる効果がある。
樹脂を厚くすることによシ、ペレット上の樹脂を薄くす
ることによシ、熱的ストレスによるペレット上の金属配
線ズレ不良が無くなる効果がある。
第1図は本発明の一実施例の断面図、第2図は本発明の
他の実施例の断面図、第3図と第4図はそれぞれ従来の
半導体装置の一例および他の例を示す断面図である。 1.11・・・・・・モールド樹脂、2・・・・・・半
導体ペレット、3・・・・・・リードフレームのアイラ
ンド、4・・・・・・リードフレームの内部リード、5
・・・・・・金属配線、6・・・・・・未充填部。
他の実施例の断面図、第3図と第4図はそれぞれ従来の
半導体装置の一例および他の例を示す断面図である。 1.11・・・・・・モールド樹脂、2・・・・・・半
導体ペレット、3・・・・・・リードフレームのアイラ
ンド、4・・・・・・リードフレームの内部リード、5
・・・・・・金属配線、6・・・・・・未充填部。
Claims (1)
- リードフレームに半導体ペレットを搭載し樹脂封止した
半導体装置において、前記封止樹脂のペレットの上の部
分の厚さを、外周部の前記リードフレームの内部リード
の上の部分の厚さより厚くされていることを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014865A JPS63182841A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62014865A JPS63182841A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63182841A true JPS63182841A (ja) | 1988-07-28 |
Family
ID=11872917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62014865A Pending JPS63182841A (ja) | 1987-01-23 | 1987-01-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63182841A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
-
1987
- 1987-01-23 JP JP62014865A patent/JPS63182841A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475259A (en) * | 1991-10-17 | 1995-12-12 | Fujitsu Limited | Semiconductor device and carrier for carrying semiconductor device |
US5637923A (en) * | 1991-10-17 | 1997-06-10 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device |
US5666064A (en) * | 1991-10-17 | 1997-09-09 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
US5736428A (en) * | 1991-10-17 | 1998-04-07 | Fujitsu Limited | Process for manufacturing a semiconductor device having a stepped encapsulated package |
US5750421A (en) * | 1991-10-17 | 1998-05-12 | Fujitsu Limited | Semiconductor device, carrier for carrying semiconductor device, and method of testing and producing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
JPH041503B2 (ja) | ||
JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS6297358A (ja) | 樹脂封止形半導体集積回路装置 | |
US5606204A (en) | Resin-sealed semiconductor device | |
JPS63182841A (ja) | 半導体装置 | |
JPH05129476A (ja) | 半導体装置およびその製造方法 | |
JP2772447B2 (ja) | 光半導体装置の製造方法 | |
JPH04340751A (ja) | 樹脂封止型半導体装置 | |
JP3036339B2 (ja) | 半導体装置 | |
JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
JP2001185567A (ja) | 半導体装置およびその製造方法 | |
JPH0685133A (ja) | 半導体集積回路装置 | |
JP2000183269A (ja) | Bga型樹脂封止半導体装置 | |
KR0172020B1 (ko) | Tab 시스템의 플라스틱 봉지 반도체 장치 | |
JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JPH0296357A (ja) | 半導体装置 | |
JPS6123347A (ja) | 半導体装置 | |
JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
JPH06260580A (ja) | リードフレームおよび前記リードフレームを使用した半導体装置 | |
JPH03283648A (ja) | 樹脂封止型半導体装置 | |
JPH04278569A (ja) | 樹脂封止型半導体装置 | |
JPH04163956A (ja) | 半導体装置用リードフレーム | |
JPS60206153A (ja) | 半導体装置 |