JPH04199551A - 半導体装置のリードフレーム - Google Patents
半導体装置のリードフレームInfo
- Publication number
- JPH04199551A JPH04199551A JP2335414A JP33541490A JPH04199551A JP H04199551 A JPH04199551 A JP H04199551A JP 2335414 A JP2335414 A JP 2335414A JP 33541490 A JP33541490 A JP 33541490A JP H04199551 A JPH04199551 A JP H04199551A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- island
- plating
- semiconductor device
- suspension lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000000725 suspension Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims 1
- 238000005219 brazing Methods 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止型半導体装置のリードフレームに関
するものである。
するものである。
第２図は従来の半導体パッケージの構成を示す平面図で
ある。図において、＋１）は半導体素子、（２）はアイ
ランド、（３）はインナーリート、（４）（ま吊りリー
ト、（５）は金または銀めっきによるめっき膜、（６）
は電極、（７）はロー材、（８）はワイヤである。
ある。図において、＋１）は半導体素子、（２）はアイ
ランド、（３）はインナーリート、（４）（ま吊りリー
ト、（５）は金または銀めっきによるめっき膜、（６）
は電極、（７）はロー材、（８）はワイヤである。
次に動作について説明する。第２図において、半導体素
子（１）はアイランド（２）へ半田なとのロー材（７）
によって取付けられる、半導体装（１１の複数個の電極
＜６）は、それぞれのインナーリード（３）のめっき膜
（５）との間を、ワイヤホント装置（図示せず）によっ
てワイヤ（８）で接続される。
子（１）はアイランド（２）へ半田なとのロー材（７）
によって取付けられる、半導体装（１１の複数個の電極
＜６）は、それぞれのインナーリード（３）のめっき膜
（５）との間を、ワイヤホント装置（図示せず）によっ
てワイヤ（８）で接続される。
ここで、アイランド（２）とインナーリード（３）及び
吊りリート（４）は、第２図に示すように、アイランド
（２）を中心とした所定の範囲にめっき膜（５）を設け
、半導体素子（１）とアイランド（２）、及びインナー
リード（３）とワイヤ（８）との接合性の向上を図って
いる。
吊りリート（４）は、第２図に示すように、アイランド
（２）を中心とした所定の範囲にめっき膜（５）を設け
、半導体素子（１）とアイランド（２）、及びインナー
リード（３）とワイヤ（８）との接合性の向上を図って
いる。
ところが、アイランド（２）へ半導体素子（１）を取付
けるロー材（７）に半田を用いた場合、半田がアイラン
ド（２）から吊りリート（４）へ流れることかある。
けるロー材（７）に半田を用いた場合、半田がアイラン
ド（２）から吊りリート（４）へ流れることかある。
従来の半導体装置のリードフレームは以上のように構成
されているので、ロー材に半田を用いた場合、半田か吊
りリート部へ流れ込むと、吊りリートへのワイヤリング
か難しいという問題点かあつｔ二。
されているので、ロー材に半田を用いた場合、半田か吊
りリート部へ流れ込むと、吊りリートへのワイヤリング
か難しいという問題点かあつｔ二。
この発明は上記のような問題点を解消するためになされ
たちのて、ロー材か吊りリードのワイヤポンド部へ流れ
るのを防止できる半導体装置のリードフレームを得るこ
とを目的とする。
たちのて、ロー材か吊りリードのワイヤポンド部へ流れ
るのを防止できる半導体装置のリードフレームを得るこ
とを目的とする。
この発明に係る半導体装置用リードフレームは半田の流
れを阻止するために吊りリート部の部分めっきを部分的
に除いて流れ込みを阻止するものである。
れを阻止するために吊りリート部の部分めっきを部分的
に除いて流れ込みを阻止するものである。
この発明にお１する半導体装置用り一トフレームは部分
的にめっきを除く二とにより吊りリード部への半田の逃
れ込みを防止する。
的にめっきを除く二とにより吊りリード部への半田の逃
れ込みを防止する。
以下、この発明の一実施例を第１図について説明する。
第１図はアイランド周辺部のり−トフレーム平面図であ
る。
る。
図において、（１）は半導体阻止、（２）はアイランド
、（３）はインナーリード、（４）は吊りリード、（５
）は銀めっきからなる部分めっき、（６）は半導体素子
（１）に設けられた電極、（７）はロー材、（８）はワ
イヤ、（９）はめっき削除部である。
、（３）はインナーリード、（４）は吊りリード、（５
）は銀めっきからなる部分めっき、（６）は半導体素子
（１）に設けられた電極、（７）はロー材、（８）はワ
イヤ、（９）はめっき削除部である。
次に動作について説明する。第１図のＩＪ −１’フレ
ームは、アイランド（２）を中心とした所定の範囲イン
ナーリード（３）と吊りリード（４）とをめっき（５）
するとき、アイランド（２）と吊りリード（４）との間
の所定の区分にマスキングを施してメツキ処理をし、吊
りリード（４）にめっき削除部（９）を構成しているの
で、半導体素子（１）をアイランド（２）へロー材（７
）で取り付けるとき、ロー材（７）か流れ出しても、め
っき削除部（９）によってロー材（７）か吊りり一１’
＋４＋の方向に流れるのか防止される。
ームは、アイランド（２）を中心とした所定の範囲イン
ナーリード（３）と吊りリード（４）とをめっき（５）
するとき、アイランド（２）と吊りリード（４）との間
の所定の区分にマスキングを施してメツキ処理をし、吊
りリード（４）にめっき削除部（９）を構成しているの
で、半導体素子（１）をアイランド（２）へロー材（７
）で取り付けるとき、ロー材（７）か流れ出しても、め
っき削除部（９）によってロー材（７）か吊りり一１’
＋４＋の方向に流れるのか防止される。
以上の様にこの発明によればロー材がアイランド近傍て
確実に止まるため吊りリードへのワイヤリングか容易と
なる効果かある。
確実に止まるため吊りリードへのワイヤリングか容易と
なる効果かある。
第１図はこの発明の一実施例による半導体装置のリード
フレームを示す平面図、第２図は従来の半導体装置のリ
ードフレームを示す平面図である。 図において、（１）・・・半導体素子、（２）・・・ア
イランド、（３）・・・インナーリード、（４）・・・
吊りリード、（５）・・・部分めっき、（６）・・・電
極、（７）・・・ロー材、（８）・・・ワイヤ、（９）
・・・めっき削除部。 なお、図中、同一符号は同一、又は相当部分を示す。
フレームを示す平面図、第２図は従来の半導体装置のリ
ードフレームを示す平面図である。 図において、（１）・・・半導体素子、（２）・・・ア
イランド、（３）・・・インナーリード、（４）・・・
吊りリード、（５）・・・部分めっき、（６）・・・電
極、（７）・・・ロー材、（８）・・・ワイヤ、（９）
・・・めっき削除部。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体素子を搭載するアイランドとこのアイランド周辺
に配置され前記半導体素子の電極に金属細線を介して接
続される複数のリードと前記アイランドをフレーム枠に
支持する吊りリードとで構成され前記アイランド・吊り
リード及びインナーリードの一部が所定の範囲で所定の
めっき材料で部分めっきされた半導体装置のリードフレ
ームにおいて、アイランド近傍の吊りリードを所定の部
分にマスキングを施してめっきしたことを特徴とする半
導体装置のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335414A JPH04199551A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置のリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335414A JPH04199551A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置のリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199551A true JPH04199551A (ja) | 1992-07-20 |
Family
ID=18288285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335414A Pending JPH04199551A (ja) | 1990-11-28 | 1990-11-28 | 半導体装置のリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199551A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952710A (en) * | 1996-10-09 | 1999-09-14 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP2006303371A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010283394A (ja) * | 2010-09-21 | 2010-12-16 | Renesas Electronics Corp | 半導体装置 |
| US8878067B2 (en) | 2011-03-19 | 2014-11-04 | Fujitsu Limited | Electronic-component lead terminal and method of fabricating the same |
-
1990
- 1990-11-28 JP JP2335414A patent/JPH04199551A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952710A (en) * | 1996-10-09 | 1999-09-14 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing same |
| KR100454774B1 (ko) * | 1996-10-09 | 2004-12-17 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
| JP2006303371A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4624170B2 (ja) * | 2005-04-25 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2010283394A (ja) * | 2010-09-21 | 2010-12-16 | Renesas Electronics Corp | 半導体装置 |
| US8878067B2 (en) | 2011-03-19 | 2014-11-04 | Fujitsu Limited | Electronic-component lead terminal and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704342B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPH04199551A (ja) | 半導体装置のリードフレーム | |
| JPS6342859B2 (ja) | ||
| JPS6347351B2 (ja) | ||
| JPS5827353A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6097654A (ja) | 封止型半導体装置 | |
| JPH04199559A (ja) | 半導体装置 | |
| JPH01244654A (ja) | リードフレーム | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JPH04223364A (ja) | 半導体装置 | |
| JPS63104457A (ja) | リ−ドフレ−ム | |
| JPH04258157A (ja) | リ−ドフレ−ム | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH03169057A (ja) | 半導体装置 | |
| JP2001326314A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH02170454A (ja) | リードフレーム | |
| JPH04171735A (ja) | 半導体装置 | |
| JPS62105457A (ja) | 半導体装置 | |
| JPH02130949A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JPH01258455A (ja) | 半導体装置 | |
| JPH04199560A (ja) | 半導体装置 | |
| JPH0553310B2 (ja) |