JPS5827353A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5827353A
JPS5827353A JP56125465A JP12546581A JPS5827353A JP S5827353 A JPS5827353 A JP S5827353A JP 56125465 A JP56125465 A JP 56125465A JP 12546581 A JP12546581 A JP 12546581A JP S5827353 A JPS5827353 A JP S5827353A
Authority
JP
Japan
Prior art keywords
lead frame
island
bonding
film
island portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56125465A
Other languages
English (en)
Other versions
JPS6236394B2 (ja
Inventor
Toyohiro Taya
田谷　豊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56125465A priority Critical patent/JPS5827353A/ja
Publication of JPS5827353A publication Critical patent/JPS5827353A/ja
Publication of JPS6236394B2 publication Critical patent/JPS6236394B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置用リードフレーム、特Ｋ、１１−ド
フレーム材の所定領域にのみゲンディングのための貴金
属膜を被着したリードフレームに関する。
樹脂封止型半導体装置の製造等に用いられるリードフレ
ームは半導体素子をマウントすｂためのアイランド部お
よび該アイランド部から離間；７てその周囲に配設され
た；１−ド部を備えている。第１図伍）は従来のリード
フレームにおけるアイランド部とリード部を示す斜視図
である。
同図において、１はアイランド部である。該アイランド
部１の周囲には複数のリード部２がアイランド部１から
離間して配設されてい石。このり−Ｐ部２はその外側の
図示しないリードフレーム外枠に連結され、また前記ア
イランド部１はブリッジ部３を介してリードフレーム外
枠に連結されている。そして、アイランド部１およびブ
Ｉ＋、ゾ部３に亘る表面、並びに、リード部２の先端部
表面には化学メッキにより図中斜線を付して示すＡｕ膜
が被着されている。このリードフレームを用いて樹脂封
止型半導体装置を製造する際には、まず、第２図に示す
ように、半導体素子４をアイランド部１上にダイがンデ
ィングする。このダイがンディングではアイシント°部
表面に化学メッキされたＡｕ膜と半導体素子との共晶反
応により良好な？ンディング状態が得られる。続いて、
′第３図に示すように、半導体素子４上に設けられてい
るノンディング・９゜ド５とリード部２のＡｕ膜を化学
メッキされた部分とをＡｕ、ＡＩ等の細線からなる？ン
ディング線６を介して接続しく以下、ＩＪ−ド部におけ
るワイヤカ？ンディング位置をゲンディング？ストと言
う）、更にエポキシ樹脂等の封脂樹脂をモールドシて気
密封止を行なう。
ところで、こうして製造された樹脂封止型半導体装置に
おいては前記ボンディングワイヤ６による接続の良否が
装置の信頼性に大きく影響する。そして、リードフレー
ム材には通常Ｃｕ。
Ｎ１またはこれらの合金、あるいはＦａ　、コパール等
のダンディング性の低い材料が用いられるため、上記の
ようＫがンディング性に優れたＡｕ膜をノンディングポ
スト表面に化学メッキすることによりワイヤノンディン
グの信頼性を向上させたリードフレームが用いられる。
このＡｕｊｌｉは、政キはリードフレームの全面に施さ
れていたが、貴金属の高騰等から必要な部分にのみＡｕ
メッキを行なうようになったものである。また、最近で
は半導体素子４とアイランド部１との間に電気的な接続
を必要としない半導体装置も増え、この場合には上記の
ようなＡｕ共晶法によるダイぎンディングに替えてＡｇ
ペーストによるダイメンディングを採用することにより
Ａｕ使用量の節減が計られている。更に、最近の自動ゼ
ンディング装曾ではボンディングの位置精度が大幅に向
上し、これに伴って？ンディング４スト表面のＡｕメ、
キ面積を縮ｌトシてＡｕ使用量を節減することも可能と
なった。
このように、リードフレームにおけＡＡｕメ。
キの面積は徐々に縮小され、更にノンディングポスト表
面で４　Ａｕメ、キに替えてＡｇ等の他の貴金属メッキ
を施したリードフレームも使用されるようになった。そ
の結果、コストは大幅に低減されることになったが、メ
ンディングポスト表面にこれら貴金属の化学メッキを施
すという方法自体は何等かわっていない。そして、化学
メッキによるこれら貴金属の被着方法は最も効率が高い
反面、メッキ溶がらｃｌ　ｓ　Ｎａ等による汚染を受は
易いという問題があった。これらの汚染物質、特ＫＣＩ
、Ｎａは樹脂封止後の半導体素子に悪影響を及ぼす危険
性が高いから、ＩＣ、ＬＳＩ等の半導体装置に厳しい信
頼性が要求される今日、このような汚染を完全に排除し
た＋１−）″フレームが要望されてｂる。ｔた、化学メ
ッキを施した１１−ドフレームでは、このような装置の
信頼性に直結する問題以外にも、その製造上、公害対策
のためＫｌＩ別の設備を必要とするという問題があった
。
本発明は上述の事情に鑑みてなされたもので、ノンディ
ング−ストそ、の他？ンディングに必要な部分にのみ選
択的に、かつＣＩ、Ｎａ等に汚染されることなくノンデ
ィングのための貴金属を被着し、もって貴金属の使用量
を節減すると共に前記汚染物による影響を回避した半導
体装愛用リードフレームを提供すゐものである。
以下、第４図を参照して本発明の１実施例を説明する。
第４図は本発明の１実施例になる半導体装置用リードフ
レームにおけるアイランド部およびその周囲圧配設され
たリード部を示す併示図である。同図において、１ノは
アイランド部である。該アイランド部１１の周囲には複
数のリード部１２がアイランド部１１から離間して配設
されている。このリード部１２はその外側の図示しない
リードフレーム外枠に連結され、また前記アイランド部
１１はブリ、ジ部１３を介し−ｒ　ＩＪ−ドフレーム外
枠に連結されている。＋１−ド部１２のノンディングポ
スト表面およびアイランド部１１の表面には蒸着により
ス／、）的にＡｕ膜１４が被着されている。
上記実施例のリードフレームを用いた場合にも、従来と
同様に樹脂封止型半導体装置を製造することができる。
第５図は第４図のアイランド部１１に半導体素子１５を
マウントし、該半導体素子のゲンディングノ４１１’　
１６　トＡｕ躾１４を蒸着したダンディングＩストとを
Ｉンディング線１７によりワイヤメンディングした状態
を示す断面図である。ワイヤがンディングは自動、ｔン
ディング装置を用いて行なうが、既述のように最近の自
動ｇンディング装曾はメンディング位置精度が極めて高
いから、？ンディング？ストにおけるＡｕ膜１４の被着
をスポット的に行なった場合にも充分に信頼性の高いＩ
ンディングを行なうことができる。第６図は自動？ンデ
ィング装置によりワイヤがンディングヲ行なっている状
態を示す断面図である。同図において、１８はメンディ
ングルールの先端部である。
上記実施例の１１−ドフレームではｈ　Ａｕ膜１４が化
学メッキによらずに蒸着によって被着したものであるか
ら、従来のリードフレームのように半導体素子に悪影響
を及ぼすＣＩ、Ｎａ等の物質で汚染されることがない。
また、その製造に際して排水処理等、公害対策のための
特別な設備を必要とすることもない。更忙、Ａｕ膜４を
スポット的に蒸着する方法は、化学メッキ法に比較して
リードフレームの限られた領域にのみＡｕ膜を被着する
のが容易であるから、Ａｕの使用量を節減するという意
味からも従来のリードフレームより優れている。
なお、上記実施例において、半導体素子１５のダイメン
ディングを銀イーストにより行なう場合には、アイラン
ド部１１上にＡｕ膜１４を被着する必要はない。
また、Ａｕ膜１４は圧着、溶着等、蒸着以外の物理的方
法により被着したものでもよい。
更に、ハ膜１４０代りに同様の物理的方法によシ被着さ
れたＡｇ膜等の他の貴金属膜を用いるとともできる。
以上詳述したように、化学メッキによらず、蒸着、圧着
、溶着等方法によｐ＆ンデイングのための貴金属膜を被
着した本発明のリードフレーム忙よれば、Ｃ１１Ｎ＆勢
の半導体素子に悪影響を及ぼす物質による汚染を回避で
きると共に、その製造に際して公害対策のための特別な
設備を必要としない等、顕著な効果を得ることがで
【図面の簡単な説明】
第１図は従来のリードフレームの要部を示す斜視図、第
２図は第１図のリードフレームに半導体素子をマウント
した状態を示す斜視図、第３図は第２図の状態に更にワ
イヤぎンディングを行なった状態を示す斜視図、第４図
は本発明の１実施例になるリードフレームの要部を示す
斜視図、第５図は第４図の１１−ドフレームに半導体素
子をマウントし、更にワイヤデンディングを行なった状
態を示す断面図、糖６図は？ンディングツールによるワ
イヤデンディングの状態を示す断面図である。 １１・・・アイランド部％　１２・・・１１−ド部、１
３・・・ブリッジ部、１４・・・Ａｕ膜、１５・・・半
導体素子１６・・・メンディングツｆ、ド、１７・・・
♂ンディング線、１８・・・ゼンディングツ・−ルの先
端部。

Claims (2)

    【特許請求の範囲】
  1. （１）　　半導体素子をマウントするためのアイランド
    部と、該アイランド部から離間してその周囲に配設され
    たリード部と、該ｌｊ　　Ｐ部の？ンディングＩスト部
    にスポット的に被着された半導体素子に悪影響を及ぼす
    物質で汚染されていない？ンディングのための貴金属膜
    とを具備したことを特徴とする半導体装置用リードフレ
    ーム０
  2. （２）貴金属膜が蒸着、圧着または爆着により
JP56125465A 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム Granted JPS5827353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56125465A JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125465A JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5827353A true JPS5827353A (ja) 1983-02-18
JPS6236394B2 JPS6236394B2 (ja) 1987-08-06

Family

ID=14910754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125465A Granted JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5827353A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596850U (ja) * 1982-07-06 1984-01-17 日本電気株式会社 半導体装置用リ−ドフレ−ム
JPS6113653A (ja) * 1984-06-29 1986-01-21 Dainippon Printing Co Ltd 半導体リ−ドフレ−ムの金属部分被覆法
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
JPS61279698A (ja) * 1985-06-05 1986-12-10 Hitachi Cable Ltd 微少点状めつき部を有するリ−ドフレ−ムの製造方法
JPH02205062A (ja) * 1989-02-02 1990-08-14 Nec Kyushu Ltd リードフレーム
JPH0391251A (ja) * 1989-09-01 1991-04-16 Nippon Avionics Co Ltd チツプオンボード形ハイブリッドｉｃ用銅パターン基板
WO2005022633A1 (en) * 2003-08-29 2005-03-10 Infineon Technologies Ag Chip support of a lead frame for an integrated circuit package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553641A (en) * 1978-06-23 1980-01-11 Hitachi Ltd Lead frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553641A (en) * 1978-06-23 1980-01-11 Hitachi Ltd Lead frame

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596850U (ja) * 1982-07-06 1984-01-17 日本電気株式会社 半導体装置用リ−ドフレ−ム
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
JPS6113653A (ja) * 1984-06-29 1986-01-21 Dainippon Printing Co Ltd 半導体リ−ドフレ−ムの金属部分被覆法
JPS61279698A (ja) * 1985-06-05 1986-12-10 Hitachi Cable Ltd 微少点状めつき部を有するリ−ドフレ−ムの製造方法
JPH02205062A (ja) * 1989-02-02 1990-08-14 Nec Kyushu Ltd リードフレーム
JPH0391251A (ja) * 1989-09-01 1991-04-16 Nippon Avionics Co Ltd チツプオンボード形ハイブリッドｉｃ用銅パターン基板
WO2005022633A1 (en) * 2003-08-29 2005-03-10 Infineon Technologies Ag Chip support of a lead frame for an integrated circuit package
US7411280B2 (en) 2003-08-29 2008-08-12 Infineon Technologies Ag Chip support of a leadframe for an integrated circuit package

Also Published As

Publication number Publication date
JPS6236394B2 (ja) 1987-08-06

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
US5436082A (en) Protective coating combination for lead frames
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
CN101162712A (zh) 半导体装置及其制造方法
JPS5827353A (ja) 半導体装置用リ−ドフレ−ム
US4883774A (en) Silver flashing process on semiconductor leadframes
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
JPS6342859B2 (ja)
JPS60147148A (ja) 半導体装置用リ−ドフレ−ム
JPS61183950A (ja) 半導体用リ−ドフレ−ムの製造方法
JPH0410699Y2 (ja)
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
JPS634945B2 (ja)
JPH04199551A (ja) 半導体装置のリードフレーム
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPH0553310B2 (ja)
JPH02250364A (ja) リードフレーム及びその製造方法
JPH04322435A (ja) 半導体装置およびその製造方法
JPH01223755A (ja) 半導体装置用リードフレーム
JP3039137B2 (ja) 半導体装置の製造方法
JPS61140157A (ja) 樹脂封止型半導体装置
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPS5882543A (ja) レジンモ−ルド型半導体装置