JPH01244654A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH01244654A
JPH01244654A JP7129988A JP7129988A JPH01244654A JP H01244654 A JPH01244654 A JP H01244654A JP 7129988 A JP7129988 A JP 7129988A JP 7129988 A JP7129988 A JP 7129988A JP H01244654 A JPH01244654 A JP H01244654A
Authority
JP
Japan
Prior art keywords
bonding
hanging pin
lead
sections
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7129988A
Other languages
English (en)
Inventor
Shunichi Mizumachi
水町 俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP7129988A priority Critical patent/JPH01244654A/ja
Publication of JPH01244654A publication Critical patent/JPH01244654A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は樹脂封止型半導体装置用のリードフレームに関
し、特に、吊りピンボンディングがなされるリードフレ
ームに関する。
[従来の技術] 従来、この種のリードフレームは第2図又は第3図に示
すような形状となっていた。
第2図のリードフレーム11はそのアイランド部12を
リード端子を兼ねた吊りピン部13により支持して構成
されている。アイランド部12上にはAu(金)−3t
(シリコン)共晶合金等のろう材により半導体ペレット
15がダイボンディングされており、このペレット15
の電極バッド16と吊りピン部13及び他のリード部1
4との間がボンディングワイヤ17を介して電気的に接
続されている。
一方、第3図のリードフレーム18は、吊りピン部19
を隣接するリード部20と同電位になるように接続させ
たものであり、吊りピン部19に直接ボンディングワイ
ヤ17を接続せずに、この吊りピン部19と同電位のリ
ード部20側にボンディングワイヤ17を接続させるよ
うにしたものである。
[発明が解決しようとする課題] しかしながら、上述した従来のリードフレームは、いず
れも以下に示すような欠点を有する。第2図のリードフ
レーム11にあっては、吊りピン部13自体に、また第
3図のリードフレーム18にあっては吊りピン部19と
同電位のリード部20に夫々ボンディングしており、こ
のため、ダイボンディング時にろう材として用いたAu
−8i層の濡れ拡がりが良すぎた場合、吊りピン部13
.19のボンディング部上にAu−3i層が形成されて
しまい、ボンディングができなくなるという欠点がある
また、リードフレーム18の場合には、リードフレーム
11に比して、アイランド部12からリード部20側の
ボンディング位置までの距離が長くなり、ボンディング
位置までAu−9i層が濡れ拡がることを比較的抑制す
ることができるものの、余分なリードが増えるため、他
のリード部14のリード幅又はリード間隔が狭くなり、
そのためボンディング時にワイヤ垂れやリード落ちとい
う不都合が生じるという欠点がある。
更に、この場合、ワイヤ17が長くなるため、樹脂封止
時にワイヤがその樹脂流により流れやすくなり、このた
めワイヤ同士の接触等が問題になるという不都合がある
本発明はかかる問題点に鑑みてなされたものであって、
ダイボンディングに用いたろう材が吊りピン部へ濡れ拡
がることを防止することができ、吊り゛ピン部に対する
ボンディングを確実に行うことができると共に、ボンデ
ィング時のワイヤ垂れやリード落ちを防止することがで
きるリードフレームを提供することを目的とする。
[課題を解決するための手段] 本発明に係るリードフレームは、アイランド部とこのア
イランド部を支持する吊りピン部とを有し、前記アイラ
ンド部にろう材により半導体ペレットがダイボンディン
グされると共に、この半導体ペレットの電極と前記吊り
ピン部との間がボンディングワイヤを介して接続される
リードフレームにおいて、前記アイランド部と前記吊り
ピン部との間に前記ろう材の拡がり防止用の溝部を設け
たことを特徴とする。
[作用] 上記構成により本発明のリードフレームにおいては、ダ
イボンディング時に用いたろう材の濡れ拡がりが生じて
も、アイランド部と吊りピン部との間に溝部が設けられ
ているため、ろう材はこの溝部内に流れ込み、従って、
吊りピン部におけるボンディング部まで拡がることはな
い、このため、確実に吊りピン部にワイヤボンディング
することができる。
[実施例] 以下、添付の図面を参照して本発明の実施例について具
体的に説明する。
第1図は本発明の実施例に係るリードフレームのアイラ
ンド部の周辺部を示す平面図である。図中、1はアイラ
ンド部であり、このアイランド部1上にAu−3i層等
の半田層を介して半導体ペレット2がダイボンディング
される。このアイランド部1はリード端子を兼ねた吊り
ピン部3により支持されており、また、この吊りピン部
3に隣接して多数のリード部4が配設されている。
アイランド部1上にAu−3i等によりダイボンディン
グされた半導体ペレット2の各電極パッド7は、上記吊
りピン部3及びリード部4に夫々ボンディングワイヤ8
を介して接続される。吊りピン部3側のボンディング部
8aの近傍には、当該ボンディング部8aとアイランド
部1との間を遮るように、コの字型の溝部5が形成され
ており、これによりボンディング部8aは吊りピンリー
ド部6上に設けられた状態となっている。
即ち、本実施例のリードフレームにおいては、先ず、ア
イランド部1上にAu−3i層等のろう材により半導体
ペレット2が接続されるが、このときろう材の濡れ拡が
りが生じても、このろう材は溝部5内に流れ込む、この
ため、吊りピンリード部6のボンディング部8aにまで
ろう材が拡がることはない、従って、その後の吊りピン
リード部6への吊りピンボンディングを確実に行うこと
ができる。
なお、上記実施例においては溝部5をコの字型に形成し
たが、本発明はこれに限定されるものではなく、その形
状及び大きさは任意であり、要はアイランド部1から吊
りピン部3側のボンディング部8aまでのろう材の漏れ
拡がりを防止できるものであればよい。
[発明の効果コ 以上説明したように、本発明に係るリードフレームによ
れば、アイランド部と吊りピン部側のボンディング部と
の間に溝部を設けたから、ダイボンディング時に用いた
ろう材が吊りピン部のボンディング部側へ濡れ拡がるこ
とを有効に防止することができ、吊りピンボンディング
を確実に行うことができるという効果を奏する。
また、余分なリードを設ける必要がないため、リード間
隔が狭くなることがなく、ボンディング時のワイヤ垂れ
やリード落ちを防止することができる。
更に、ボンディングワイヤが長くなることもないので、
樹脂封止時にワイヤが流れることもなくなる。
【図面の簡単な説明】
第1図は本発明の実施例に係るリードフレームの半導体
ペレット搭載後の状態を示す平面図、第2図及び第3図
は従来のリードフレームの半導体ペレット搭載後の状態
を示す平面図である。 1;アイランド部、2;半導体ペレット、3;吊りピン
部、4;リード部、5;溝部、6;吊りピンリード部、
7;電極パッド、8;ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. (1)アイランド部とこのアイランド部を支持する吊り
    ピン部とを有し、前記アイランド部にろう材により半導
    体ペレットがダイボンディングされると共に、この半導
    体ペレットの電極と前記吊りピン部との間がボンディン
    グワイヤを介して接続されるリードフレームにおいて、
    前記アイランド部と前記吊りピン部との間に前記ろう材
    の拡がり防止用の溝部を設けたことを特徴とするリード
    フレーム。
JP7129988A 1988-03-25 1988-03-25 リードフレーム Pending JPH01244654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7129988A JPH01244654A (ja) 1988-03-25 1988-03-25 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7129988A JPH01244654A (ja) 1988-03-25 1988-03-25 リードフレーム

Publications (1)

Publication Number Publication Date
JPH01244654A true JPH01244654A (ja) 1989-09-29

Family

ID=13456642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7129988A Pending JPH01244654A (ja) 1988-03-25 1988-03-25 リードフレーム

Country Status (1)

Country Link
JP (1) JPH01244654A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452903A2 (en) * 1990-04-18 1991-10-23 Kabushiki Kaisha Toshiba Lead frame for semiconductor device
JPH0459956U (ja) * 1990-09-29 1992-05-22
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452903A2 (en) * 1990-04-18 1991-10-23 Kabushiki Kaisha Toshiba Lead frame for semiconductor device
EP0676807A1 (en) * 1990-04-18 1995-10-11 Kabushiki Kaisha Toshiba Lead frame for semiconductor device
JPH0459956U (ja) * 1990-09-29 1992-05-22
JP2007305671A (ja) * 2006-05-09 2007-11-22 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた半導体装置
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
US6288441B1 (en) Die paddle clamping method for wire bond enhancement
JP6035656B2 (ja) 半導体装置およびその製造方法
JP2890662B2 (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JPH0455341B2 (ja)
JPS60167454A (ja) 半導体装置
JPH02278740A (ja) 半導体装置のパッケージング方法
JPH06204371A (ja) 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JPH01244654A (ja) リードフレーム
JPS62281435A (ja) 半導体装置
JP2665061B2 (ja) ワイヤーボンディング方法
JP3565114B2 (ja) 樹脂封止型半導体装置
JPH04199551A (ja) 半導体装置のリードフレーム
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JPH05326601A (ja) ワイヤボンディング方法
JPS63174347A (ja) リ−ドフレ−ム
JPH02213156A (ja) 半導体フレーム
JPH04155949A (ja) 樹脂封止型半導体装置
JP3644555B2 (ja) リードフレームおよび半導体装置
JPS6060743A (ja) リ−ドフレ−ム
JP3745190B2 (ja) 半導体装置の製造方法
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JP3179374B2 (ja) 半導体装置用リードフレームおよび半導体装置
JPS5994834A (ja) リ−ドフレ−ム
JPS6060745A (ja) リ−ドフレ−ム
JPH07297345A (ja) 半導体装置用リードフレーム