JP3179374B2 - 半導体装置用リードフレームおよび半導体装置 - Google Patents
半導体装置用リードフレームおよび半導体装置Info
- Publication number
- JP3179374B2 JP3179374B2 JP17449797A JP17449797A JP3179374B2 JP 3179374 B2 JP3179374 B2 JP 3179374B2 JP 17449797 A JP17449797 A JP 17449797A JP 17449797 A JP17449797 A JP 17449797A JP 3179374 B2 JP3179374 B2 JP 3179374B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- semiconductor chip
- semiconductor device
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型の半導
体装置用リードフレームおよび半導体装置に関し、特
に、リードフレームの形状が改善された半導体装置用リ
ードフレームおよび半導体装置に関する。
体装置用リードフレームおよび半導体装置に関し、特
に、リードフレームの形状が改善された半導体装置用リ
ードフレームおよび半導体装置に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置用リードフ
レームとしては、例えば特開平4−116962号公報に「リ
ードフレームのアイランド部を、該アイランド部の幅よ
り狭くしてリードフレーム吊り部側に延長し、この延長
部分をアイランド拡張部とするリードフレーム」が開示
されている。この種のリードフレームについて、図３を
参照して説明する。なお、図３は、従来のリードフレー
ムを示す平面図である。
レームとしては、例えば特開平4−116962号公報に「リ
ードフレームのアイランド部を、該アイランド部の幅よ
り狭くしてリードフレーム吊り部側に延長し、この延長
部分をアイランド拡張部とするリードフレーム」が開示
されている。この種のリードフレームについて、図３を
参照して説明する。なお、図３は、従来のリードフレー
ムを示す平面図である。
【０００３】上記従来のリードフレーム30は、図３に示
すように、半導体チップ31を搭載(支持)するアイランド
32を有し、そして、このアイランド32の幅より狭くし
て、リードフレームの吊り部34側に延長してアイランド
拡張部33(アイランド32の幅より狭い拡張部)を設けた構
造からなる。なお、図３中、35はリードフレームステッ
チを示し、36はワイヤー金線を示す。
すように、半導体チップ31を搭載(支持)するアイランド
32を有し、そして、このアイランド32の幅より狭くし
て、リードフレームの吊り部34側に延長してアイランド
拡張部33(アイランド32の幅より狭い拡張部)を設けた構
造からなる。なお、図３中、35はリードフレームステッ
チを示し、36はワイヤー金線を示す。
【０００４】上記従来のリードフレーム30について、図
３に基づき更に説明すると、半導体チップ31の４辺よ
り、それぞれの辺から外側に0.5ｍｍ程度広いアイラン
ド32がリードフレーム30の中心に設けられている。そし
て、このアイランド32の幅より狭いアイランド拡張部33
をリードフレームの吊り部34側に延長して設けられてお
り、この拡張部33は、リードフレーム外枠(図示せず)に
対し、吊り部34で接続されている。
３に基づき更に説明すると、半導体チップ31の４辺よ
り、それぞれの辺から外側に0.5ｍｍ程度広いアイラン
ド32がリードフレーム30の中心に設けられている。そし
て、このアイランド32の幅より狭いアイランド拡張部33
をリードフレームの吊り部34側に延長して設けられてお
り、この拡張部33は、リードフレーム外枠(図示せず)に
対し、吊り部34で接続されている。
【０００５】ここで、従来の上記リードフレーム30を有
する樹脂封止型半導体装置の製造法について、前掲の図
３を参照して説明すると、まず、アイランド32に半導体
チップ31を塔載する。次に、この半導体チップ31と、リ
ードフレーム30の枠側からのびたリードフレームステッ
チ35とを、ワイヤー金線36で電気的に接続させる。その
後、樹脂封止により“上記ボンディングワイヤー部分
（ワイヤー金線36が設けられた部分），半導体チップ31
およびリードフレームステッチ35の一部”を覆い(図示
せず)、リードフレーム30の枠から切断し、半導体装置
を形成するものである。
する樹脂封止型半導体装置の製造法について、前掲の図
３を参照して説明すると、まず、アイランド32に半導体
チップ31を塔載する。次に、この半導体チップ31と、リ
ードフレーム30の枠側からのびたリードフレームステッ
チ35とを、ワイヤー金線36で電気的に接続させる。その
後、樹脂封止により“上記ボンディングワイヤー部分
（ワイヤー金線36が設けられた部分），半導体チップ31
およびリードフレームステッチ35の一部”を覆い(図示
せず)、リードフレーム30の枠から切断し、半導体装置
を形成するものである。
【０００６】
【発明が解決しようとする課題】上記のように構成され
たリードフレームを有する従来の樹脂封止型半導体装置
の問題点(本発明で解決しようとする課題)について、図
４を参照して説明する。なお、図４は、従来の樹脂樹脂
封止型半導体装置において、半導体チップの隅に樹脂応
力がかかった場合のアルミ配線の断線不具合を説明する
ための概略平面図であって、図中、41は半導体チップ、
42はパッド電極、43はアルミ配線、44はアルミ配線断線
部を示す。
たリードフレームを有する従来の樹脂封止型半導体装置
の問題点(本発明で解決しようとする課題)について、図
４を参照して説明する。なお、図４は、従来の樹脂樹脂
封止型半導体装置において、半導体チップの隅に樹脂応
力がかかった場合のアルミ配線の断線不具合を説明する
ための概略平面図であって、図中、41は半導体チップ、
42はパッド電極、43はアルミ配線、44はアルミ配線断線
部を示す。
【０００７】従来の樹脂封止型半導体装置では、図４に
示すように、半導体チップ41の表面に形成されているア
ルミ配線43は、この配線パターンの微細化により、アル
ミ配線断線部44が生じ、“アルミスライド”が発生する
という問題が生じる。アルミスライドの発生原因は、半
導体チップ41の熱膨張係数が「2.33×10-6(1／℃)」 で
あるのに対し、該半導体チップ41を覆う樹脂は「2×10
-5(1／℃)」であり、このため、熱的歪がチップコーナ
ー部へ局部的に加わることによる［参考文献：半導体実
装技術ハンドブック(サイエンスフォーラム) P213〜21
4］。
示すように、半導体チップ41の表面に形成されているア
ルミ配線43は、この配線パターンの微細化により、アル
ミ配線断線部44が生じ、“アルミスライド”が発生する
という問題が生じる。アルミスライドの発生原因は、半
導体チップ41の熱膨張係数が「2.33×10-6(1／℃)」 で
あるのに対し、該半導体チップ41を覆う樹脂は「2×10
-5(1／℃)」であり、このため、熱的歪がチップコーナ
ー部へ局部的に加わることによる［参考文献：半導体実
装技術ハンドブック(サイエンスフォーラム) P213〜21
4］。
【０００８】従来の樹脂封止型半導体装置では、上記熱
的歪に起因する収縮応力により、配線パターン巾の小さ
い配線が応力に耐えられず、位置ずれを越こし、アルミ
配線43の断線という不具合を生じる(図４の「アルミ配
線断線部44」参照)。
的歪に起因する収縮応力により、配線パターン巾の小さ
い配線が応力に耐えられず、位置ずれを越こし、アルミ
配線43の断線という不具合を生じる(図４の「アルミ配
線断線部44」参照)。
【０００９】本発明は、上記問題点に鑑みなされたもの
であって、その目的とするところは、前記問題点を解消
することにあり、つまり、アイランド部に搭載する半導
体チップのコーナー部への“熱的歪”を緩和させること
ができ、そして、半導体チップ表面に形成されている配
線パターンの微細化によっても、半導体チップ表面の
“アルミ配線の断線(アルミスライド)”を防止すること
ができる「樹脂封止型の半導体装置用リードフレームお
よびリードフレームを有する樹脂封止型半導体装置」を
提供することにある。
であって、その目的とするところは、前記問題点を解消
することにあり、つまり、アイランド部に搭載する半導
体チップのコーナー部への“熱的歪”を緩和させること
ができ、そして、半導体チップ表面に形成されている配
線パターンの微細化によっても、半導体チップ表面の
“アルミ配線の断線(アルミスライド)”を防止すること
ができる「樹脂封止型の半導体装置用リードフレームお
よびリードフレームを有する樹脂封止型半導体装置」を
提供することにある。
【００１０】
【課題を解決するための手段】本発明に係る樹脂封止型
の半導体装置用リードフレームおよび半導体装置は、 ・搭載される半導体チップより大きなアイランド部を有
し、このアイランド部の四隅に拡張部を設けたこと (請
求項１，４)、 ・リードフレームの対向する２辺の吊り部側に、半導体
チップを搭載するアイランド部の幅および長さを拡張し
て延長し、アイランドの他の部分よりも外側に略長方形
に突出させたアイランド拡張部を設けたこと(請求項
３，５)を特徴とし、これにより、上記目的を達成した
ものである。
の半導体装置用リードフレームおよび半導体装置は、 ・搭載される半導体チップより大きなアイランド部を有
し、このアイランド部の四隅に拡張部を設けたこと (請
求項１，４)、 ・リードフレームの対向する２辺の吊り部側に、半導体
チップを搭載するアイランド部の幅および長さを拡張し
て延長し、アイランドの他の部分よりも外側に略長方形
に突出させたアイランド拡張部を設けたこと(請求項
３，５)を特徴とし、これにより、上記目的を達成した
ものである。
【００１１】即ち、本発明に係る半導体装置用リードフ
レームは、「樹脂封止型の半導体装置用リードフレーム
において、搭載される半導体チップより大きなアイラン
ド部を有し、このアイランド部の四隅に拡張部を設けた
ことを特徴とする半導体装置用リードフレーム。」(請
求項１) 「樹脂封止型の半導体装置用リードフレームにおいて、
半導体チップを搭載するアイランド部の対向する２辺
に、前記半導体チップの辺の長さよりも長くかつ所定の
幅を有するアイランド拡張部を設けたことを特徴とする
半導体装置用リードフレーム。」(請求項３) を要旨とする。
レームは、「樹脂封止型の半導体装置用リードフレーム
において、搭載される半導体チップより大きなアイラン
ド部を有し、このアイランド部の四隅に拡張部を設けた
ことを特徴とする半導体装置用リードフレーム。」(請
求項１) 「樹脂封止型の半導体装置用リードフレームにおいて、
半導体チップを搭載するアイランド部の対向する２辺
に、前記半導体チップの辺の長さよりも長くかつ所定の
幅を有するアイランド拡張部を設けたことを特徴とする
半導体装置用リードフレーム。」(請求項３) を要旨とする。
【００１２】また、本発明に係る半導体装置は、「リー
ドフレームを有する樹脂封止型の半導体装置において、
前記リードフレームが、搭載される半導体チップより大
きなアイランド部を有し、このアイランド部の四隅に拡
張部を設けた構成を含み、前記アイランド部に半導体チ
ップを搭載していることを特徴とする半導体装置。」
(請求項４) 「リードフレームを有する樹脂封止型の半導体装置にお
いて、半導体チップを搭載するアイランド部の対向する
２辺に、前記半導体チップの辺の長さよりも長くかつ所
定の幅を有するアイランド拡張部を設けたリードフレー
ムより構成され、前記アイランド部に前記半導体チップ
を搭載するとともに、前記アイランド拡張部にダミー用
半導体チップを搭載してなることを特徴とする半導体装
置。」(請求項５) を要旨とする。
ドフレームを有する樹脂封止型の半導体装置において、
前記リードフレームが、搭載される半導体チップより大
きなアイランド部を有し、このアイランド部の四隅に拡
張部を設けた構成を含み、前記アイランド部に半導体チ
ップを搭載していることを特徴とする半導体装置。」
(請求項４) 「リードフレームを有する樹脂封止型の半導体装置にお
いて、半導体チップを搭載するアイランド部の対向する
２辺に、前記半導体チップの辺の長さよりも長くかつ所
定の幅を有するアイランド拡張部を設けたリードフレー
ムより構成され、前記アイランド部に前記半導体チップ
を搭載するとともに、前記アイランド拡張部にダミー用
半導体チップを搭載してなることを特徴とする半導体装
置。」(請求項５) を要旨とする。
【００１３】本発明に係る半導体装置用リードフレーム
および半導体装置によれば、 ・搭載される半導体チップより大きなアイランド部を有
し、該アイランドの角部分(四隅)に、該アイランドの他
の部分よりも外側(リードフレーム枠側)に突出するアイ
ランド拡張部を設けたことにより(請求項１，４)、また
は、 ・半導体チップを搭載するアイランド部の対向する２辺
に、前記半導体チップの辺の長さよりも長くかつ所定の
幅を有するアイランド拡張部を設けたことにより(請求
項３，５)、 リードフレームアイランドに搭載される半導体チップの
コーナー部への熱的歪を緩和させることができ、その結
果、半導体チップ表面のアルミニウム配線の断線(アル
ミスライド)を防止することができるという作用が生じ
る。
および半導体装置によれば、 ・搭載される半導体チップより大きなアイランド部を有
し、該アイランドの角部分(四隅)に、該アイランドの他
の部分よりも外側(リードフレーム枠側)に突出するアイ
ランド拡張部を設けたことにより(請求項１，４)、また
は、 ・半導体チップを搭載するアイランド部の対向する２辺
に、前記半導体チップの辺の長さよりも長くかつ所定の
幅を有するアイランド拡張部を設けたことにより(請求
項３，５)、 リードフレームアイランドに搭載される半導体チップの
コーナー部への熱的歪を緩和させることができ、その結
果、半導体チップ表面のアルミニウム配線の断線(アル
ミスライド)を防止することができるという作用が生じ
る。
【００１４】
【実施の形態】次に、本発明（樹脂封止型の半導体装置
用リードフレームおよびリードフレームを有する樹脂封
止型半導体装置）の実施形態について、図面を参照して
説明する。
用リードフレームおよびリードフレームを有する樹脂封
止型半導体装置）の実施形態について、図面を参照して
説明する。
【００１５】（第１の実施形態）図１は、本発明の第１
の実施形態を説明する図であって、リードフレームの平
面図を示す。本発明の第１の実施形態であるリードフレ
ーム10は、図１に示すように、半導体チップ11を搭載
(支持)するアイランド12を有し、このアイランド12の各
隅(四隅)にアイランド拡張部13を設けたものである。な
お、図１中、14は、アイランド12およびアイランド拡張
部13を保持するための吊り部であり、また、15はリード
フレームステッチを示し、16はワイヤー金線を示す。
の実施形態を説明する図であって、リードフレームの平
面図を示す。本発明の第１の実施形態であるリードフレ
ーム10は、図１に示すように、半導体チップ11を搭載
(支持)するアイランド12を有し、このアイランド12の各
隅(四隅)にアイランド拡張部13を設けたものである。な
お、図１中、14は、アイランド12およびアイランド拡張
部13を保持するための吊り部であり、また、15はリード
フレームステッチを示し、16はワイヤー金線を示す。
【００１６】本発明の第１の実施形態であるリードフレ
ームについて、図１に基づき更に説明すると、半導体チ
ップ11を搭載(支持)するアイランド12は、その領域が半
導体チップ11よりも広く構成されており、また、このア
イランド12の各四隅部分に、略四角形のアイランド拡張
部13が設けられている。そして、このアイランド12およ
びアイランド拡張部13は、吊り部14(図中においては４
個所)を介して、リードフレーム外枠(図示せず)に接続
されている。なお、アイランド12に向かって伸びた複数
のリードフレームステッチ15は、ワイヤー金線16で半導
体チップ11と電気的に接続されている。
ームについて、図１に基づき更に説明すると、半導体チ
ップ11を搭載(支持)するアイランド12は、その領域が半
導体チップ11よりも広く構成されており、また、このア
イランド12の各四隅部分に、略四角形のアイランド拡張
部13が設けられている。そして、このアイランド12およ
びアイランド拡張部13は、吊り部14(図中においては４
個所)を介して、リードフレーム外枠(図示せず)に接続
されている。なお、アイランド12に向かって伸びた複数
のリードフレームステッチ15は、ワイヤー金線16で半導
体チップ11と電気的に接続されている。
【００１７】（第２の実施形態）図２は、本発明の第２
の実施形態を説明する図であって、リードフレームの平
面図である。本発明の第２の実施形態であるリードフレ
ーム20は、図２に示すように、半導体チップ21を搭載す
るアイランド22において、半導体チップ21の短辺“Ｓ”
（図２において半導体チップ21の上下の位置）側に、こ
の短辺“Ｓ”より大きい長さ(Ｗ3)で、所定の幅(Ｗ4)の
アイランド拡張部23を有している。
の実施形態を説明する図であって、リードフレームの平
面図である。本発明の第２の実施形態であるリードフレ
ーム20は、図２に示すように、半導体チップ21を搭載す
るアイランド22において、半導体チップ21の短辺“Ｓ”
（図２において半導体チップ21の上下の位置）側に、こ
の短辺“Ｓ”より大きい長さ(Ｗ3)で、所定の幅(Ｗ4)の
アイランド拡張部23を有している。
【００１８】そして、半導体チップ21の短辺“Ｓ”より
長い辺を有するダミーチップ27(図中“Ｗ5”で示す長さ
の半導体ダミーチップ27)が、前記アイランド拡張部23
の内側にダイボンディングされている(図示せず)。ま
た、半導体チップ21の接続は、該半導体チップ21の長辺
“Ｌ”側に配置されたリードフレームステッチ25とワイ
ヤー金線26を介して行われる。なお、アイランド拡張部
23は、リードフレーム外枠(図示せず)と、吊り部24(図
２においては４個所)を介して、接続されている。
長い辺を有するダミーチップ27(図中“Ｗ5”で示す長さ
の半導体ダミーチップ27)が、前記アイランド拡張部23
の内側にダイボンディングされている(図示せず)。ま
た、半導体チップ21の接続は、該半導体チップ21の長辺
“Ｌ”側に配置されたリードフレームステッチ25とワイ
ヤー金線26を介して行われる。なお、アイランド拡張部
23は、リードフレーム外枠(図示せず)と、吊り部24(図
２においては４個所)を介して、接続されている。
【００１９】
【実施例】次に、本発明の実施例を挙げ、本発明を具体
的に説明するが、本発明は、以下の実施例によって限定
されるものではない。
的に説明するが、本発明は、以下の実施例によって限定
されるものではない。
【００２０】（実施例１）本実施例１は、前記第１の実
施形態に対応する例であり、前掲の図１に示すように、
半導体チップ11を搭載しているアイランド12は、四隅以
外の辺が、半導体チップ11より、各辺に対し、およそ0.
5ｍｍ外側へ広い(Ｗ0≒0.5ｍｍ)。また、このアイラン
ド12の各四隅の部分に、一辺の寸法(Ｗ1)が約２ｍｍの
四角形のアイランド拡張部13が設けられており、そし
て、このアイランド拡張部13は、リードフレームの吊り
部14に接続されている。なお、リードフレームステッチ
15は、ワイヤー金線16により、半導体チップ11と電気的
に接続されている。
施形態に対応する例であり、前掲の図１に示すように、
半導体チップ11を搭載しているアイランド12は、四隅以
外の辺が、半導体チップ11より、各辺に対し、およそ0.
5ｍｍ外側へ広い(Ｗ0≒0.5ｍｍ)。また、このアイラン
ド12の各四隅の部分に、一辺の寸法(Ｗ1)が約２ｍｍの
四角形のアイランド拡張部13が設けられており、そし
て、このアイランド拡張部13は、リードフレームの吊り
部14に接続されている。なお、リードフレームステッチ
15は、ワイヤー金線16により、半導体チップ11と電気的
に接続されている。
【００２１】本実施例１に係る半導体装置では、アイラ
ンド12に半導体チップ11を塔載し、この半導体チップ11
とリードフレームステッチ15とを、ワイヤー金線16で電
気的に接続させ、樹脂により「ワイヤー金線16，半導体
チップ11，アイランド拡張部13，リードフレームステッ
チ15の一部」を封止し、半導体装置を構成する。
ンド12に半導体チップ11を塔載し、この半導体チップ11
とリードフレームステッチ15とを、ワイヤー金線16で電
気的に接続させ、樹脂により「ワイヤー金線16，半導体
チップ11，アイランド拡張部13，リードフレームステッ
チ15の一部」を封止し、半導体装置を構成する。
【００２２】本実施例１では、上記したように、半導体
チップ11を塔載するアイランド12の四隅の外側に、一辺
(Ｗ1)が約２ｍｍの四角形のアイランド拡張部13を設け
ることにより、温度サイクルがかかったとしても、リー
ドフレーム10の熱膨張係数が４２アロイで「4.7×10
-6(1／℃)」であり、シリコンチップに近い値であり、
そして、熱的歪が上記アイランド拡張部13に加わるた
め、半導体チップ11の表面にはストレスが加わらない。
その結果、樹脂による半導体チップ11表面のアルミスラ
イドを防ぐことができる。
チップ11を塔載するアイランド12の四隅の外側に、一辺
(Ｗ1)が約２ｍｍの四角形のアイランド拡張部13を設け
ることにより、温度サイクルがかかったとしても、リー
ドフレーム10の熱膨張係数が４２アロイで「4.7×10
-6(1／℃)」であり、シリコンチップに近い値であり、
そして、熱的歪が上記アイランド拡張部13に加わるた
め、半導体チップ11の表面にはストレスが加わらない。
その結果、樹脂による半導体チップ11表面のアルミスラ
イドを防ぐことができる。
【００２３】（実施例２）本実施例２は、前記第２の実
施形態に対応する例であり、前掲の図２に示すように、
半導体チップ21を搭載するアイランド22が、半導体チッ
プ21の両短辺“Ｓ，Ｓ”側に、半導体チップ11の短辺
“Ｓ”より大きい寸法(Ｗ3)で、かつ半導体チップ11の
縁部からの寸法(Ｗ4)が約３ｍｍとなるような略長方形
のアイランド拡張部23を有している。
施形態に対応する例であり、前掲の図２に示すように、
半導体チップ21を搭載するアイランド22が、半導体チッ
プ21の両短辺“Ｓ，Ｓ”側に、半導体チップ11の短辺
“Ｓ”より大きい寸法(Ｗ3)で、かつ半導体チップ11の
縁部からの寸法(Ｗ4)が約３ｍｍとなるような略長方形
のアイランド拡張部23を有している。
【００２４】さらに、半導体チップ21の短辺“Ｓ”より
長い寸法(Ｗ5)の長辺を有し、寸法(Ｗ6)が約２ｍｍの短
辺を有する半導体ダミーチップ27を、前記アイランド拡
張部23に塔載し、このダミーチップ27がアイランド拡張
部23の内側にダイボンディングされている。なお、半導
体チップ21のワイヤー金線接続は、該半導体チップ21の
長辺“Ｌ”側のリードフレームステッチ15と行われる。
長い寸法(Ｗ5)の長辺を有し、寸法(Ｗ6)が約２ｍｍの短
辺を有する半導体ダミーチップ27を、前記アイランド拡
張部23に塔載し、このダミーチップ27がアイランド拡張
部23の内側にダイボンディングされている。なお、半導
体チップ21のワイヤー金線接続は、該半導体チップ21の
長辺“Ｌ”側のリードフレームステッチ15と行われる。
【００２５】本実施例２に係る半導体装置では、アイラ
ンド22に半導体チップ21を塔載し、この半導体チップ21
とリードフレームステッチ25とを、ワイヤー金線26で電
気的に接続させる。一方、前記アイランド拡張部23にダ
ミーチップ27を搭載し、その後、樹脂により「ワイヤー
金線26，半導体チップ21，アイランド拡張部23，ダミー
チップ27，リードフレームステッチ25の一部」を封止
し、半導体装置を構成する。
ンド22に半導体チップ21を塔載し、この半導体チップ21
とリードフレームステッチ25とを、ワイヤー金線26で電
気的に接続させる。一方、前記アイランド拡張部23にダ
ミーチップ27を搭載し、その後、樹脂により「ワイヤー
金線26，半導体チップ21，アイランド拡張部23，ダミー
チップ27，リードフレームステッチ25の一部」を封止
し、半導体装置を構成する。
【００２６】本実施例２において、Ｃｕ素材を用いたリ
ードフレーム20では、その熱膨張係数が大きいが「→(1
7.7×10-6(1／℃)」、アイランド拡張部23に半導体ダミ
ーチップ27(シリコンダミーチップ)をダイボンディング
することにより、前記実施例１と同様、樹脂による半導
体チップ11表面のアルミスライドを防ぐことができる。
ードフレーム20では、その熱膨張係数が大きいが「→(1
7.7×10-6(1／℃)」、アイランド拡張部23に半導体ダミ
ーチップ27(シリコンダミーチップ)をダイボンディング
することにより、前記実施例１と同様、樹脂による半導
体チップ11表面のアルミスライドを防ぐことができる。
【００２７】
【発明の効果】本発明は、以上詳記したように、搭載さ
れる半導体チップより大きなアイランドを有し、リード
フレームの該アイランドの角部分(四隅)にアイランド拡
張部を設けたことを特徴とし、これにより、該アイラン
ドに搭載する半導体チップのコーナー部への“熱的歪”
を緩和させることができ、半導体チップ表面の“アルミ
配線の断線(アルミスライド)”を防止することができ
る。
れる半導体チップより大きなアイランドを有し、リード
フレームの該アイランドの角部分(四隅)にアイランド拡
張部を設けたことを特徴とし、これにより、該アイラン
ドに搭載する半導体チップのコーナー部への“熱的歪”
を緩和させることができ、半導体チップ表面の“アルミ
配線の断線(アルミスライド)”を防止することができ
る。
【００２８】また、本発明は、半導体チップを搭載する
アイランド部の対向する２辺に、前記半導体チップの辺
の長さよりも長くかつ所定の幅を有するアイランド拡張
部を設けたリードフレームより構成され、このアイラン
ド拡張部にダミー用半導体チップを搭載することを特徴
とし、これにより、前記と同様、半導体チップ表面の
“アルミ配線の断線(アルミスライド)”を防止すること
ができる。
アイランド部の対向する２辺に、前記半導体チップの辺
の長さよりも長くかつ所定の幅を有するアイランド拡張
部を設けたリードフレームより構成され、このアイラン
ド拡張部にダミー用半導体チップを搭載することを特徴
とし、これにより、前記と同様、半導体チップ表面の
“アルミ配線の断線(アルミスライド)”を防止すること
ができる。
【図１】本発明の第１の実施形態におけるリードフレー
ムの平面図である。
ムの平面図である。
【図２】本発明の第２の実施形態におけるリードフレー
ムの平面図である。
ムの平面図である。
【図３】従来のリードフレームを示す平面図である。
【図４】従来の樹脂樹脂封止型半導体装置において、半
導体チップの隅に樹脂応力がかかった場合のアルミ配線
の断線不具合を説明するための概略平面図である。
導体チップの隅に樹脂応力がかかった場合のアルミ配線
の断線不具合を説明するための概略平面図である。
１０，２０，３０ リードフレーム １１，２１，３１ 半導体チップ １２，２２，３２ アイランド １３，２３，３３ アイランド拡張部 １４，２４，３４ 吊り部 １５，２５，３５ リードフレームステッチ １６，２６，３６ ワイヤー金線 − ２７ − ダミーチップ ４１ 半導体チップ ４２ パッド電極 ４３ アルミ配線 ４４ アルミ配線断線部
Claims (5)
- 【請求項１】 樹脂封止型の半導体装置用リードフレー
ムにおいて、搭載される半導体チップより大きなアイラ
ンド部を有し、このアイランド部の四隅に拡張部を設け
たことを特徴とする半導体装置用リードフレーム。 - 【請求項２】 前記アイランド拡張部のコーナーから吊
り部が延在していることを特徴とする請求項１に記載の
半導体装置用リードフレーム。 - 【請求項３】 樹脂封止型の半導体装置用リードフレー
ムにおいて、リードフレームの対向する２辺の吊り部側
に、半導体チップを搭載するアイランド部の幅および長
さを拡張して延長し、アイランドの他の部分よりも外側
に略長方形に突出させたアイランド拡張部を設けたこと
を特徴とする半導体装置用リードフレーム。 - 【請求項４】 リードフレームを有する樹脂封止型の半
導体装置において、前記リードフレームが、搭載される
半導体チップより大きなアイランド部を有し、このアイ
ランド部の四隅に拡張部を設けた構成を含み、前記アイ
ランド部に半導体チップを搭載していることを特徴とす
る半導体装置。 - 【請求項５】 リードフレームを有する樹脂封止型の半
導体装置において、半導体チップを搭載するアイランド
部の対向する２辺に、前記半導体チップの辺の長さより
も長くかつ所定の幅を有するアイランド拡張部を設けた
リードフレームより構成され、前記アイランド部に前記
半導体チップを搭載するとともに、前記アイランド拡張
部にダミー用半導体チップを搭載してなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17449797A JP3179374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置用リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17449797A JP3179374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置用リードフレームおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126679A JPH1126679A (ja) | 1999-01-29 |
| JP3179374B2 true JP3179374B2 (ja) | 2001-06-25 |
Family
ID=15979533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17449797A Expired - Fee Related JP3179374B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体装置用リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179374B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3018712B1 (en) * | 2013-07-05 | 2021-09-01 | Renesas Electronics Corporation | Semiconductor device |
-
1997
- 1997-06-30 JP JP17449797A patent/JP3179374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126679A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327008A (en) | Semiconductor device having universal low-stress die support and method for making the same | |
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| US20040238921A1 (en) | Ground-enhanced semiconductor package and lead frame for the same | |
| JPH0273660A (ja) | 半導体装置用リードフレーム | |
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| JPS6281738A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP3179374B2 (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2803642B2 (ja) | 半導体装置 | |
| JPS62154769A (ja) | 半導体装置 | |
| JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
| JP3545584B2 (ja) | 半導体装置の製造方法 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP2577879B2 (ja) | 半導体装置 | |
| JPH05218271A (ja) | Ｉｃパッケージ | |
| JP2577880B2 (ja) | 半導体装置 | |
| JPH0677284A (ja) | 半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS61236144A (ja) | レジンモ−ルド型半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JP2563507Y2 (ja) | 半導体装置 | |
| JPH01155644A (ja) | 半導体装置 | |
| JPH1168015A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |