JP2803642B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2803642B2
JP2803642B2 JP8167283A JP16728396A JP2803642B2 JP 2803642 B2 JP2803642 B2 JP 2803642B2 JP 8167283 A JP8167283 A JP 8167283A JP 16728396 A JP16728396 A JP 16728396A JP 2803642 B2 JP2803642 B2 JP 2803642B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
semiconductor chip
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8167283A
Other languages
English (en)
Other versions
JPH1012796A (ja
Inventor
寿充 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8167283A priority Critical patent/JP2803642B2/ja
Priority to US08/883,437 priority patent/US5869884A/en
Priority to TW086108957A priority patent/TW516192B/zh
Priority to KR1019970028101A priority patent/KR100270496B1/ko
Publication of JPH1012796A publication Critical patent/JPH1012796A/ja
Application granted granted Critical
Publication of JP2803642B2 publication Critical patent/JP2803642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にリードフレームを用いたパッケージ形態を有する半
導体装置に関する。
【０００２】
【従来の技術】従来この種類の半導体装置は、図２に示
すように、ボディ内側の縁２９ａからボディ内側２９内
へリードフレーム２０のフィンガー状のリード２１を突
出させ、半導体チップ２２のパッド２４と各リード２１
とを、ボンディングワイヤ２３で放射状に接続して形成
しているため、リードフレーム２０のパターンは規則的
で単純な形状をなしていた。したがって、半導体チップ
２２を搭載するためのアイランド部２５をボディ内側２
９内に保持する吊りピン２６は、リードフレーム２０の
パターンの間に容易に設けることができ、図示のように
アイランド部２５の４辺に設けることができるので、樹
脂封止工程においてアイランド部２５は傾斜することな
く位置は安定しており、容易にパッケージを形成するこ
とができた。
【０００３】しかしながら、電子機器回路が益々複雑高
度の機能をもつようになって、半導体装置に要求される
高速動作の実現や、実装面積の低減を図るために、パッ
ケージの引出し用端子や半導体チップのパッドの配置が
特殊化するにつれて、リードフレームのパターンが複雑
化し、例えば図３に示すように、パッケージの引出し用
端子がパッケージの一辺の側、すなわちボディ内側の縁
３９ａの側にのみ設けられ、しかもチップ３２上のパッ
ド３４ｂが引出し用端子の側とは反対側の辺上に在るよ
うな場合には、反対側のパッド３４ｂをボンディングす
るためには、引出し用端子のある側からリードフレーム
を伸ばして、チップ３２の周囲を囲むような伸ばしたリ
ード３１ａを配置するようになっていた。そのためアイ
ランド部３５を保持するための吊りピン３６をアイラン
ド周囲の必要な箇所、この場合はアイランド部３５の左
右の辺に設けられないことがあった。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置のうち、パッケージの引出し用端子がパッケージの
一辺の側にしか設けられず、しかもチップ上のパッドが
引出し用端子とは反対側の辺上にも在る場合には、引出
し用端子のある側からリードフレームを伸ばしてチップ
の周囲を囲むような伸ばしたリードを配置する必要があ
るために、アイランド部を保持するための連結部（吊り
ピン）をアイランドの周囲の必要箇所に設けることがで
きず、連結部の数が減って樹脂封入工程でアイランド部
が不安定となって傾斜し、遂にはアイランド部がパッケ
ージから突出するという不具合を生じる欠点がある。
【０００５】この欠点を除くために、図４に示すよう
に、アイランド部４５の周囲の連結部を必要とする部分
４６ａと、チップ４２を囲むように伸ばして配置された
リード４１ａの部分とを、ポリイミド系テープで形成さ
れたシール４８などで接続して固定するという方法もあ
るが、この場合はシール材の分だけコストが高くなると
いう欠点がある。
【０００６】本発明の目的は、リードフレームを用いて
形成する半導体装置において、パッケージの引出し用端
子がパッケージの一辺の側にのみ設けられ、しかも半導
体チップ上のパッドが引出し用端子とは反対側の辺上に
あるため、チップの周囲を囲んで設けられたリードに妨
げられて、アイランド部を保持する連結部を必要箇所に
設けることが困難な場合であっても、アインランド部が
樹脂封止工程において傾斜せず、安定した半導体チップ
を具備した半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームパターンの中央部に配設されたアイラン
ド部に搭載された半導体チップと、リードフレームと
を、電気的に接続して形成する半導体装置であって、半
導体チップの少なくとも一辺に沿って配設されたリード
フレームの少なくとも１個のリードが、少なくとも２個
に分割されて、分割された両端部の間の間隙を横切るア
イランド部を保持するための連結部と、分割されたリー
ドの両端部を電気的に接続するために、半導体チップに
設けられた配線の一部分と、リードの両端部とを電気的
に接続する手段とを有している。
【０００８】このように形成された本発明の半導体装置
を用いることにより、パッケージの引き出し用端子や半
導体チップのパッドの配列が特殊化してリードフレーム
のパターンが複雑化し、そのためにアイランド部を保持
する連結部を設ける必要のある箇所が、リードフレーム
によって妨げられて、必要とする箇所に連結部を設ける
ことが出来ない場合であっても、リードフレームを切断
して間隙を設け、その間隙に連結部を設けることができ
る。したがってアイランド部は安定して保持され、樹脂
封入工程においてアイランドが傾斜する不具合を防止す
ることができる。また切断されたリードフレームの両端
部を半導体チップの配線の一部と接続することによっ
て、分断されたリードフレームが電気的に接続されるこ
ととなり、リードフレームパターンの配置を簡潔に行う
ことができる。
【０００９】
【発明の実施の形態】次ぎに本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の半導体装置
の一実施の形態を示す部分平面略図である。
【００１０】本発明の半導体装置の半導体チップ２は、
４辺形状のボディ内側９の中に設けられたアイランド部
５の上に配設されている。ボディ内側９の中には半導体
チップ２の周りに多数のリ-ド１ａ〜１ｃより形成され
たリードフレーム１０のパターンが配設され、各リード
１ａ〜１ｃは半導体チップ２に設けられたパッド４ａ〜
４ｃと、ボンディングワイヤ３ａ〜３ｃによって電気的
に接続されている。
【００１１】アイランド部５は、ボディ内側９の４辺の
縁９ａ〜９ｃからボディ内側９の中へ伸びる４箇の吊り
ピン６によってボディ内側９の中に安定して保持され、
その上で半導体チップ２を接着固定している。
【００１２】本実施例の場合は、パッケージを形成した
後、リードフレーム１０の引出し用端子（不図示）が、
半導体チップ２の一方の側（図ではボディ内側の縁９ａ
の側）にのみ設けられる場合である。半導体チップ２の
パッドは、ボディ内側の縁９ａの辺の側に設けられたパ
ッド４ａの他に、反対側の辺の側にも２個のパッド４ｂ
が設けられている。パッド４ａはフィンガー状のリード
１ｃとボンディングワイヤ３ａによって電気的に接続さ
れている。反対側の２箇のパッド４ｂを、ボディ内側の
縁９ａの側の不図示の引出し用端子と電気的に接続する
ために、リードフレーム１０の左右に配設された各１箇
のリード１ａを、アイランド部５の周囲を囲むように伸
ばして配設する必要があるが、そのリードはアイランド
部５の左右を保持している吊りピン６の部分に妨げら
れ、リード１ａと１ｂの２個に分割されて電気的に不連
続となる。
【００１３】分割されたリード１ａと１ｂを電気的に接
続するため、半導体チップ２の配線パターンのうち配線
７の部分に２個のパッド４ｃを設け、それぞれリード１
ａ，１ｂの端部１ａ1，１ｂ1とボンディングワイヤ３ｃ
によって接続する。反対側のパッド４ｂは、リード１ａ
の端部１ａ2とボンディングワイヤ３ｂによって接続さ
れる。
【００１４】このようにボディ内側９の一方の側にのみ
引出し用端子があり、しかも半導体チップ２のパッド４
ｂが引出し用端子と反対側にも在るために、パッド４ｂ
と接続すべきリード１ａがアイランド部の吊りピン６に
よって妨げられて、リード１ａと１ｂとに分割されるよ
うな場合であっても、半導体チップ２の上の配線パター
ンの一部の配線７を用いることによって、リード１ａと
１ｂとを電気的に接続することができる。
【００１５】このように、リードフレームのパターンに
半導体チップの配線を共用することによって、アイラン
ドの連結部を任意に必要とする箇所に設けることができ
るので、樹脂封止工程においてもアイランド部を安定し
て保持することができるとともに、リードフレームパタ
ーンの配置を簡潔に行うことができる。
【００１６】上述の実施の形態においは、リードフレー
ムの一部分が半導体チップの配線の部分を共用する例に
ついて述べたが、これと反対に、半導体チップの配線
が、リードフレームの一部分を共用した半導体装置を製
作することもできる。
【００１７】
【発明の効果】以上説明したように本発明は、リードフ
レームパターンに妨げられてアイランド部を保持するの
に必要な箇所にアイランド部の連結部を設けることがで
きない場合、リードフレームの一部を切断して、切断し
た部分に半導体チップ上の配線を共用することにより、
必要な連結部を上述の切断した部分に設けることが可能
となるため、樹脂封止工程においてアイランド部の安定
を保つことができるので、組立コストの低減と歩留りの
向上とを図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の半導体装置の部分平面略図である。
【図２】従来の半導体装置の部分平面略図である。
【図３】従来の技術による別の半導体装置の部分平面略
図である。
【図４】図３と同様の図である。
【符号の説明】
１ａ，１ｂ，１ｃ，２１，３１ａ，４１ａ リード １ａ1，１ａ2，１ｂ1 リード端部 ２，２２，３２，４２ 半導体チップ ３ａ，３ｂ，３ｃ，２３ ボンディングワイヤ ４ａ，４ｂ，４ｃ，２４，３４ａ，３４ｂ パッド ５，２５，３５，４５ アイランド部 ６，２６，３６，４６ 吊りピン／連結部 ７ 配線 ９，２９ ボディ内側 ９ａ，９ｂ，２９ａ，３９ａ ボディ内側の縁 １０，２０ リードフレーム ４６ａ 連結部を必要とする部分 ４８ シール

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームパターンの中央部に配設
    されたアイランド部に搭載された半導体チップと、前記
    リードフレームとを電気的に接続して形成する半導体装
    置であって、 前記半導体チップの少なくとも一辺に沿って配設された
    前記リードフレームの少なくとも１個のリードが、少な
    くとも２個に分割されて、該分割された両端部の間の間
    隙を横切る前記アイランド部を保持するための連結部
    と、 前記分割されたリードの両端部を電気的に接続するため
    に、前記半導体チップに設けられた配線の一部分と前記
    リードの両端部とを電気的に接続する手段とを有する半
    導体装置。
JP8167283A 1996-06-27 1996-06-27 半導体装置 Expired - Fee Related JP2803642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8167283A JP2803642B2 (ja) 1996-06-27 1996-06-27 半導体装置
US08/883,437 US5869884A (en) 1996-06-27 1997-06-26 Semiconductor device having lead terminal on only one side of a package
TW086108957A TW516192B (en) 1996-06-27 1997-06-26 Semiconductor device having lead terminal on only one side of a package
KR1019970028101A KR100270496B1 (ko) 1996-06-27 1997-06-27 패키지일측에만리드단자를구비한반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8167283A JP2803642B2 (ja) 1996-06-27 1996-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH1012796A JPH1012796A (ja) 1998-01-16
JP2803642B2 true JP2803642B2 (ja) 1998-09-24

Family

ID=15846889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8167283A Expired - Fee Related JP2803642B2 (ja) 1996-06-27 1996-06-27 半導体装置

Country Status (4)

Country Link
US (1) US5869884A (ja)
JP (1) JP2803642B2 (ja)
KR (1) KR100270496B1 (ja)
TW (1) TW516192B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621140B1 (en) 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US20060214271A1 (en) * 2005-03-23 2006-09-28 Jeremy Loraine Device and applications for passive RF components in leadframes
CN112005372B (zh) 2018-04-19 2023-09-22 罗姆股份有限公司 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559749A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Lead frame
JPS5678355U (ja) * 1979-11-13 1981-06-25
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JPH0831555B2 (ja) * 1987-02-16 1996-03-27 日本電装株式会社 Ｓｉｐの製造方法
JPH0463444A (ja) * 1990-07-02 1992-02-28 Mitsubishi Electric Corp 半導体記憶装置の製造装置
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
KR940006187Y1 (ko) * 1991-10-15 1994-09-10 금성일렉트론 주식회사 반도체장치
JP3055362B2 (ja) * 1993-06-11 2000-06-26 松下電器産業株式会社 半導体装置

Also Published As

Publication number Publication date
US5869884A (en) 1999-02-09
KR980006216A (ko) 1998-03-30
JPH1012796A (ja) 1998-01-16
TW516192B (en) 2003-01-01
KR100270496B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
JPH0613525A (ja) 半導体装置
JPS5992556A (ja) 半導体装置
JP2803642B2 (ja) 半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPS60150660A (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
JP3179374B2 (ja) 半導体装置用リードフレームおよび半導体装置
JPS6141246Y2 (ja)
JPH03163858A (ja) 樹脂封止型半導体装置
JPH0677284A (ja) 半導体装置
JPH07101729B2 (ja) マルチチップ半導体装置およびその製造方法
JPS62119933A (ja) 集積回路装置
JPH0366150A (ja) 半導体集積回路装置
JPS60101938A (ja) 半導体装置
JPS62293748A (ja) 半導体集積回路装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JP2826518B2 (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPH1167807A (ja) 樹脂封止型半導体装置およびその製造方法
JP2000012770A (ja) 半導体装置およびその製造方法
JPS63141329A (ja) Ｉｃパツケ−ジ
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたｌｓｉ構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees