KR980006216A - 패키지 일측에만 리드 단자를 구비한 반도체 장치 - Google Patents
패키지 일측에만 리드 단자를 구비한 반도체 장치 Download PDFInfo
- Publication number
- KR980006216A KR980006216A KR1019970028101A KR19970028101A KR980006216A KR 980006216 A KR980006216 A KR 980006216A KR 1019970028101 A KR1019970028101 A KR 1019970028101A KR 19970028101 A KR19970028101 A KR 19970028101A KR 980006216 A KR980006216 A KR 980006216A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- pads
- lead
- semiconductor device
- auxiliary pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
일측에만 복수의 리드단자를 구비한 본 발명의 반도체 장치는 복수의 리드 단자에 접속된 복수의 리드, 아일랜드 상부에 장착되어 일측상의 복수의 리드와 전기적으로 접속된 복수이 패드를 구비한 반도체 칩, 복수의 리드 중에서 하나의 리드 단자에 접속되고 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 수직한 반도체 칩의 측부를 따라 제공된 제1 연장 리드 , 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 대향하는 반도체 칩의 측부를 따라 제공된 제2 연장 리드, 및 제1 연장 리드의 일 단부와 제2 연장 리드의 일 단부 사이에 설치되어 아일랜드에 접속된 서스펜션 핀을 포함한다. 반도체 칩은 복수의 패드를 구비한 그 측부에 대향한 반도체 칩의 측부에 제공되어 제2 연장 리드의 다른 단부와 전기적으로 접속된 전원 전압 패드, 복수의 패드를 구비한 그 측부와 다른 반도체 칩의 측부에 제공되어 제1 연장 리드의 일 단부에 전기적으로 접속된 제1 보조 패드, 제2 연장 리드의 일 단부에 전기적으로 접속된 제2 보조 패드, 및 제1 보조 패드와 제2 보조 패드를 접속시키는 와이어를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 종래의 반도체 장치의 평면도.
Claims (10)
- 일측에만 복수의 리드 단자가 제공된 반도체 장치에 있어서, 상기 리드 단자들에 접속된 보수의 리드; 아일랜드(island)상에 장착되어 일측상의 상기 리드들과 전기적으로 접속된 복수의 패드를 구비한 반도체 칩; 상기 리드들 중에서 하나의 리드 단자에 접속되고 적어도 일부가 상기 패드들을 구비한 상기 반도체 칩의 측부에 수직한 상기 반도체 칩의 측부를 따라 제공된 제1연장 리드; 적어도 일부가 상기 패드들을 구비한 상기 반도체 칩의 측부에 대향한 반도체 칩의 측부를 따라 제공된 제2 연장 리드; 및 상기 제1 연장 리드의 일 단부와 상기 제2 연장 리드의 일 단부 사이에 제공되어 상기 아일랜드에 접속된 서스펜션 핀(suspension pin)을 포함하며, 상기 반도체 칩은 상기 패드들을 구비한 상기 반도체 칩의 측부에 대향한 상기 반도체 칩의 측부에 제공되어 상기 제2 연장 리드의 다른 단부와 전기적으로 접속된 전원 전압 패드; 상기 패드를 구비한 상기 반도체 칩의 측부와 다른 상기 반도체 칩의 측부에 제공되어 상기 제1 연장 리드의 일 단부에 전기적으로 접속된 제1 보조 패드; 상기 제2 연장 리드의 일 단부에 전기적으로 접속된 제2 보조 패드; 및 상기 제1 보조 패드와 상기 제2 보조 패드를 접속시키는 와이어(wire)을 포함하는 반도체 장치.
- 제1항에 있어서, 상기 제1 보조패드와 상기 제2 보조 패드를 접속시키는 상기 와이어는 상기 반도체 칩내의 다른 회로들과 전기적으로 분리된 반도체 장치.
- 제1항에 있어서, 상기 제1 보조 패드와 상기 제2 보조 패드는 상기 패드들을 구비한 상기 반도체 칩의 측부에 수직한 상기 반도체 칩의 측부에 제공된 반도체 장치.
- 제1항에 있어서, 상기 제1 보조 패드와 상기 제2 보조 패드는 상기 패드들을 구비한 상기 반도체 칩의 측부에 대향한 상기 반도체 칩의 측부에 제공된 반도체 장치.
- 일측에만 복수의 리드 단자가 제공된 반도체 장치에 있어서, 상기 리드 단자들에 접속된 복수의 리드; 아일랜드 상부에 제공되고, 일측에서 상기 리드들과 전기적으로 접속된 복수의 패드 및 상기 패드들을 구비한 측부에 대향한 측부에 제공된 전원 전압 패드를 구비한 반도체 칩; 상기 반도체 칩의 주변에 제공되며, 일 단부가 상기 패드들 중 하나에 접속되고, 다른 단부가 상기 전원 전압 패드에 접소된 연장 리드를 포함하며, 상기 연장 리드는 2 부분으로 분할되어 있으며, 상기 반도체 칩에 제공된 와이어가 2 부분으로 분할된 상기 연장 리드를 서로 전기적으로 접속시키는 반도체 장치.
- 제5항에 있어서, 상기 아일랜드에 접속된 서스펜션 핀이 2 부분으로 분할된 상기 연장 리드들 사이의 영역에 설치된 반도체 장치.
- 제5항에 있어서, 상기 와이어는 상기 반도체 칩 내의 다른 회로들과 전기적으로 분리된 반도체 장치.
- 일측에 제공된 복수의 패드; 상기 패드들을 구비한 측부에 대향한 측부에 제공된 전원 전압 패드; 상기 패드들을 구비한 측부와 다른 측부에 제공된 제1 및 제2 보조패드; 및 상기 제1 보조 패드와 상기 제2 보조 패드를 접속시키며 다른 회로들과는 전기적으로 분리된 와이어를 포함하는 반도체 장치.
- 제8항에 있어서, 상기 제1 및 제2 보조 패드는 상기 패드들을 구비한 측부에 수직한 측부에 제공된 반도체 장치.
- 제8항에 있어서, 상기 제1 및 제2 보조 패드는 상기 패드들을 구비한 측부에 대향한 측부에 제공된 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-167283 | 1996-06-27 | ||
JP8167283A JP2803642B2 (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006216A true KR980006216A (ko) | 1998-03-30 |
KR100270496B1 KR100270496B1 (ko) | 2000-11-01 |
Family
ID=15846889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970028101A KR100270496B1 (ko) | 1996-06-27 | 1997-06-27 | 패키지일측에만리드단자를구비한반도체장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5869884A (ko) |
JP (1) | JP2803642B2 (ko) |
KR (1) | KR100270496B1 (ko) |
TW (1) | TW516192B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621140B1 (en) * | 2002-02-25 | 2003-09-16 | Rf Micro Devices, Inc. | Leadframe inductors |
US20060214271A1 (en) * | 2005-03-23 | 2006-09-28 | Jeremy Loraine | Device and applications for passive RF components in leadframes |
JP6986625B2 (ja) * | 2018-04-19 | 2021-12-22 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
JPS5678355U (ko) * | 1979-11-13 | 1981-06-25 | ||
JPH0815167B2 (ja) * | 1986-03-26 | 1996-02-14 | 株式会社日立製作所 | 半導体装置 |
JPH0831555B2 (ja) * | 1987-02-16 | 1996-03-27 | 日本電装株式会社 | Sipの製造方法 |
JPH0463444A (ja) * | 1990-07-02 | 1992-02-28 | Mitsubishi Electric Corp | 半導体記憶装置の製造装置 |
US5150194A (en) * | 1991-04-24 | 1992-09-22 | Micron Technology, Inc. | Anti-bow zip lead frame design |
KR940006187Y1 (ko) * | 1991-10-15 | 1994-09-10 | 금성일렉트론 주식회사 | 반도체장치 |
JP3055362B2 (ja) * | 1993-06-11 | 2000-06-26 | 松下電器産業株式会社 | 半導体装置 |
-
1996
- 1996-06-27 JP JP8167283A patent/JP2803642B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-26 TW TW086108957A patent/TW516192B/zh not_active IP Right Cessation
- 1997-06-26 US US08/883,437 patent/US5869884A/en not_active Expired - Fee Related
- 1997-06-27 KR KR1019970028101A patent/KR100270496B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100270496B1 (ko) | 2000-11-01 |
US5869884A (en) | 1999-02-09 |
TW516192B (en) | 2003-01-01 |
JPH1012796A (ja) | 1998-01-16 |
JP2803642B2 (ja) | 1998-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
DE59504284D1 (de) | Trägerelement für integrierten schaltkreis | |
TW371358B (en) | Semiconductor device | |
EP0590986B1 (en) | Lead-on-chip lead frame | |
KR920010853A (ko) | 수지봉지형 반도체장치 | |
ATE297054T2 (de) | Halbleiterchipanordnungen, herstellungsmethoden und komponenten für dieselbe | |
KR920003567A (ko) | 반도체장치 | |
KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
KR980006184A (ko) | 반도체 집적회로장치 | |
JPH04307943A (ja) | 半導体装置 | |
KR920010872A (ko) | 멀티칩 모듈 | |
KR930018702A (ko) | 반도체 장치 | |
KR970077719A (ko) | 둘 이상의 본딩 옵션 패드를 갖는 반도체 장치 | |
KR980006216A (ko) | 패키지 일측에만 리드 단자를 구비한 반도체 장치 | |
US4989066A (en) | Semiconductor package | |
US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
TW354856B (en) | Semiconductor chip package having combined structure of lead-on-chip leads on chip leads and standard normal leads | |
KR930002033Y1 (ko) | 리드 프레임 | |
KR890003022A (ko) | 반도체 장치 | |
KR950003908B1 (ko) | 반도체 리드 프레임 | |
KR970000974Y1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
KR890017806A (ko) | 반도체 집적회로 | |
KR200154809Y1 (ko) | 표면탄성파 필터의 리드프레임 | |
KR100206975B1 (ko) | 반도체 패키지 | |
JPH02119171A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040723 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |