JPH0831555B2 - Ｓｉｐの製造方法 - Google Patents
Ｓｉｐの製造方法Info
- Publication number
- JPH0831555B2 JPH0831555B2 JP62032826A JP3282687A JPH0831555B2 JP H0831555 B2 JPH0831555 B2 JP H0831555B2 JP 62032826 A JP62032826 A JP 62032826A JP 3282687 A JP3282687 A JP 3282687A JP H0831555 B2 JPH0831555 B2 JP H0831555B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- tie bar
- connecting piece
- sip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はSIPのリードフレーム構造に関し、特にSIPの
リードフレームのアイランド保持構造に関する。本発明
は例えばレジンモールドSIPを使用する半導体集積回路
素子に使用される。
リードフレームのアイランド保持構造に関する。本発明
は例えばレジンモールドSIPを使用する半導体集積回路
素子に使用される。
［従来の技術］ 関連する従来技術が以下に説明される。
SIP（シングル・インライン・パッケージ）は周知で
ある。
ある。
例えば第２図は従来のSIPの１例であり、チップを搭
載する大体方形のアイランド１の第１辺1a、第２辺1b、
第３辺1cの周縁に近接して複数のリード２の第１端2Xが
配設されている。
載する大体方形のアイランド１の第１辺1a、第２辺1b、
第３辺1cの周縁に近接して複数のリード２の第１端2Xが
配設されている。
そして上記各リード２とアイランド１は連結片３によ
って囲まれている。それぞれリード２とアイランド１を
含む各単位フレームは上記の連結片３によって連結され
て、リードフレーム全体を構成している。そして各リー
ド２はダイバー４によって隣接するリードまたは連結片
３に接続されて支持される。
って囲まれている。それぞれリード２とアイランド１を
含む各単位フレームは上記の連結片３によって連結され
て、リードフレーム全体を構成している。そして各リー
ド２はダイバー４によって隣接するリードまたは連結片
３に接続されて支持される。
そして、上記のアイランド１は中央のリード2aの第１
端にタイバー5a、5bによって接続されて支持される。そ
して各リードの第２端2Yはアイランドの第２辺1bに平行
な連結片３の第２片3bに接続されて支持される。本発明
のSIPのリードフレーム構造に関連を持つ周知のDIP（デ
ュアル・インライン・パッケージ）が以下に説明され
る。
端にタイバー5a、5bによって接続されて支持される。そ
して各リードの第２端2Yはアイランドの第２辺1bに平行
な連結片３の第２片3bに接続されて支持される。本発明
のSIPのリードフレーム構造に関連を持つ周知のDIP（デ
ュアル・インライン・パッケージ）が以下に説明され
る。
DIPリードフレームにおいて、方形のアイランドの全
辺に近接して各リードの第１端が配列される。そして各
リードの第２端はアイランドの互いに対向する第２辺と
第４辺に平行な連結片の第２片と第４片のどちらかに接
続されて支持される。当然、上記第２片と第４片は連結
片３の１部であり、一体化して形成されている。そして
上記連結片の第２片と第４片はアイランドとリードをは
さんで対向して配置される。
辺に近接して各リードの第１端が配列される。そして各
リードの第２端はアイランドの互いに対向する第２辺と
第４辺に平行な連結片の第２片と第４片のどちらかに接
続されて支持される。当然、上記第２片と第４片は連結
片３の１部であり、一体化して形成されている。そして
上記連結片の第２片と第４片はアイランドとリードをは
さんで対向して配置される。
そしてアイランドは第１のアイランド・タイバーによ
って連結片の第１片に接続されて支持され、同様に第２
のアイランド・タイバーによって連結片３の第３片に接
続されて支持される。
って連結片の第１片に接続されて支持され、同様に第２
のアイランド・タイバーによって連結片３の第３片に接
続されて支持される。
そして、上記第１アイランド・タイバーはアイランド
の第１辺の中央部に接続され、上記第２アイランド・タ
イバーはアイランドの第３辺の中央部に接続される。そ
の結果、上記２個のアイランド・タイバーはアイランド
を挟んで対向して配設されている。
の第１辺の中央部に接続され、上記第２アイランド・タ
イバーはアイランドの第３辺の中央部に接続される。そ
の結果、上記２個のアイランド・タイバーはアイランド
を挟んで対向して配設されている。
すなわち、DIPのリードフレームにおいてアイランド
を支持する第１と第２のアイランド・タイバーはアイラ
ンドを挟んで対向してアイランドに接続され、そしてア
イランドの残りの周縁部に近接して、各リードの第１端
が配列される。
を支持する第１と第２のアイランド・タイバーはアイラ
ンドを挟んで対向してアイランドに接続され、そしてア
イランドの残りの周縁部に近接して、各リードの第１端
が配列される。
［発明が解決しようとする問題点］ 上記の先行技術にも関らず、改善が期待される第１の
問題は従来のSIPのリードフレーム構造において、中央
リード（第２図の2a）はレジンモールド後もアイランド
に接続されるので、必然的にリード2aにICチップの基板
電位を供給する必要がある事である。即ち、上記中央リ
ード2aは基板電源端子としてのみ使用される。そして上
記の中央リードは一般にバイポーラICにおいてGND端子
に接続され、一般にMOSICにおいて＋Vddに接続される。
即ち、SIP構造を有するバイポーラICとMOSICにおいて、
中央リード2aの電源の種類は異なる欠点があった。例え
ば、多用されるNPNトランジスタICの基板にはVssが印加
され、同様に多用されるNMOSトランジスタIC（またはＰ
ウエルCMOSIC）の基板にはVddが印加される。
問題は従来のSIPのリードフレーム構造において、中央
リード（第２図の2a）はレジンモールド後もアイランド
に接続されるので、必然的にリード2aにICチップの基板
電位を供給する必要がある事である。即ち、上記中央リ
ード2aは基板電源端子としてのみ使用される。そして上
記の中央リードは一般にバイポーラICにおいてGND端子
に接続され、一般にMOSICにおいて＋Vddに接続される。
即ち、SIP構造を有するバイポーラICとMOSICにおいて、
中央リード2aの電源の種類は異なる欠点があった。例え
ば、多用されるNPNトランジスタICの基板にはVssが印加
され、同様に多用されるNMOSトランジスタIC（またはＰ
ウエルCMOSIC）の基板にはVddが印加される。
その結果、上記のSIP形式バイポーラICとSIP形式MOSI
Cを混載して実装するには大きな困難があった。
Cを混載して実装するには大きな困難があった。
ただし、上記に説明されたようにDIPのアイランドは
各リードを介さずに第１アイランド・タイバー、第２ア
イランド・タイバーによって連結片に接続される。従っ
て、各リードの用途設定は任意である。
各リードを介さずに第１アイランド・タイバー、第２ア
イランド・タイバーによって連結片に接続される。従っ
て、各リードの用途設定は任意である。
SIPにおいても従来のDIPと同様に専用の第１、第２ア
イランド・タイバーを設置すれば、全リードの用途設定
は自由にできる。しかし、SIPはアイランド１の第２辺1
bに平行な連結片３の第２片3bに全リード２の第２端を
接続又は近接させる必要がある。
イランド・タイバーを設置すれば、全リードの用途設定
は自由にできる。しかし、SIPはアイランド１の第２辺1
bに平行な連結片３の第２片3bに全リード２の第２端を
接続又は近接させる必要がある。
従って、従来のDIPのようにアイランド１の第１辺と
第３辺のそれぞれ中央部からアイランド・タイバーを取
り出す場合、曲在する各リードと重なってしまう。
第３辺のそれぞれ中央部からアイランド・タイバーを取
り出す場合、曲在する各リードと重なってしまう。
なお、上記アイランド１の第１辺1aと第３辺1cに近接
するリード２を細くすることによって、該リード２と上
記第１、第２アイランド・ダイバーの重なりを防止する
事は十分考えうる。しかし第２図からわかるように、ア
イランドの第１辺1a、第３辺1cに近接するリード長はア
イランドの第２辺1bに近接するリード長よりかなり長
い。そして、リード抵抗をより低減するために、アイラ
ンドの第１辺1a、第３辺1cに近接するリードの横巾はア
イランドの第２辺に近接するリードのそれに比較して広
く設定する必要がある。
するリード２を細くすることによって、該リード２と上
記第１、第２アイランド・ダイバーの重なりを防止する
事は十分考えうる。しかし第２図からわかるように、ア
イランドの第１辺1a、第３辺1cに近接するリード長はア
イランドの第２辺1bに近接するリード長よりかなり長
い。そして、リード抵抗をより低減するために、アイラ
ンドの第１辺1a、第３辺1cに近接するリードの横巾はア
イランドの第２辺に近接するリードのそれに比較して広
く設定する必要がある。
上記の説明から理解されるように、リード端子配列が
任意であり、しかもリードピン数及び各リードの抵抗等
のリードフレームに与えられた要求性能を劣化させる必
要のないSIPリードフレーム構造が強く期待されてい
た。
任意であり、しかもリードピン数及び各リードの抵抗等
のリードフレームに与えられた要求性能を劣化させる必
要のないSIPリードフレーム構造が強く期待されてい
た。
本発明は上記の問題点を改良する事を目的とする。
従って、本発明の具体的な第１の目的は、リード端子
配列が任意であるSIPのリードフレーム構造の開発であ
る。
配列が任意であるSIPのリードフレーム構造の開発であ
る。
［問題点を解決するための手段及び作用］ 本発明は、互いにほぼ対向する第１辺及び第３辺並び
に互いにほぼ対向する第２辺及び第４辺を有する略方形
のアイランドと、上記アイランドの第１辺、第２辺及び
第３辺のみに面して近接する端部を有する複数のリード
と、上記アイランド及びリードを支持するために上記ア
イランド及びリードの外側に配設される連結片とを含む
リードフレーム構造を有するSIPの製造方法において、 上記アイランドの第１辺及び第４辺が集まる上記アイ
ランドの第１頂部近傍から上記第４辺と略平行な一方向
へ延設されて上記アイランドの第１頂部近傍を上記連結
片に結合する第１のアイランド・タイバーと、上記アイ
ランドの第３辺及び第４辺が集まる上記アイランドの第
２頂部近傍から上記第４辺と略平行な他方向へ延設され
て上記アイランドの第２頂部近傍を上記連結片に結合す
る第２のアイランド・タイバーとを有し、上記アイラン
ド・タイバーの上記アイランド側の基端部は上記第１辺
及び第３辺側へ傾斜する形状で徐々に幅広化されている
SIPのリードフレームを用意する工程と、上記アイラン
ドに半導体チップを接合後、上記半導体チップと上記リ
ードとをワイヤボンデイングする工程と、上記アイラン
ド、上記リードのアイランド側の部分及び上記アイラン
ド・タイバーのアイランド側の部分をレジンモールドし
てモールドを形成する工程と、上記リードを上記連結片
又は他の上記リードに接続するタイバーと上記モールド
から突出するアイランド・タイバーの突出部分をカット
して上記アイランドタイバーを上記モールド内に埋設す
る工程とを備えることを特徴としている。
に互いにほぼ対向する第２辺及び第４辺を有する略方形
のアイランドと、上記アイランドの第１辺、第２辺及び
第３辺のみに面して近接する端部を有する複数のリード
と、上記アイランド及びリードを支持するために上記ア
イランド及びリードの外側に配設される連結片とを含む
リードフレーム構造を有するSIPの製造方法において、 上記アイランドの第１辺及び第４辺が集まる上記アイ
ランドの第１頂部近傍から上記第４辺と略平行な一方向
へ延設されて上記アイランドの第１頂部近傍を上記連結
片に結合する第１のアイランド・タイバーと、上記アイ
ランドの第３辺及び第４辺が集まる上記アイランドの第
２頂部近傍から上記第４辺と略平行な他方向へ延設され
て上記アイランドの第２頂部近傍を上記連結片に結合す
る第２のアイランド・タイバーとを有し、上記アイラン
ド・タイバーの上記アイランド側の基端部は上記第１辺
及び第３辺側へ傾斜する形状で徐々に幅広化されている
SIPのリードフレームを用意する工程と、上記アイラン
ドに半導体チップを接合後、上記半導体チップと上記リ
ードとをワイヤボンデイングする工程と、上記アイラン
ド、上記リードのアイランド側の部分及び上記アイラン
ド・タイバーのアイランド側の部分をレジンモールドし
てモールドを形成する工程と、上記リードを上記連結片
又は他の上記リードに接続するタイバーと上記モールド
から突出するアイランド・タイバーの突出部分をカット
して上記アイランドタイバーを上記モールド内に埋設す
る工程とを備えることを特徴としている。
本発明の基本的要件が以下に略述される。上記アイラ
ンドはチップを搭載する金属片であり、略方形である。
ンドはチップを搭載する金属片であり、略方形である。
上記リードはチップの電極に電気的に接続される端子
片である。上記連結片は上記リード及びアイランドを支
持する金属片である。上記アイランド・タイバーは上記
アイランドから延在する金属片である。本明細書におい
て、タイバーはいわゆるリードを支持する金属片、即
ち、リード・タイバーを指定する。以下に、本発明の特
徴がわかりやすく説明される。
片である。上記連結片は上記リード及びアイランドを支
持する金属片である。上記アイランド・タイバーは上記
アイランドから延在する金属片である。本明細書におい
て、タイバーはいわゆるリードを支持する金属片、即
ち、リード・タイバーを指定する。以下に、本発明の特
徴がわかりやすく説明される。
本発明のSIPのリードフレーム構造はアイランドの第
４辺の両端近傍からそれぞれ反対方向に延在する２本の
アイランド・タイバーを有する。更に各リードの始端
（第１端）は上記アイランドの第１辺、第２辺、第３辺
に近傍して配置される。
４辺の両端近傍からそれぞれ反対方向に延在する２本の
アイランド・タイバーを有する。更に各リードの始端
（第１端）は上記アイランドの第１辺、第２辺、第３辺
に近傍して配置される。
従って、従来のSIPに比較して各リードのピン数及び
リード巾をほとんど低減する事なく、各リード端子を任
意に用途設定できる。
リード巾をほとんど低減する事なく、各リード端子を任
意に用途設定できる。
本発明の他の特徴と効果は以下の実施例によって理解
されるであろう。
されるであろう。
［実施例］ 第１図は本発明の良好な態様を表わす平面図である。
１はアイランドである。
1aはアイランドの第１辺である。
1bはアイランドの第２辺である。
1cはアイランドの第３辺である。
1dはアイランドの第４辺である。
1Xはアイランドの第１頂部である。
1Yはアイランドの第２頂部である。
２はリードである。
2Xはリードの第１端である。
３は連結片である。
3aは連結片の第１片である。
3bは連結片の第２片である。
3cは連結片の第３片である。
3dは連結片の第４片である。
４はタイバーである。
６は第１のアイランド・タイバーである。
6aは第１のアイランド・タイバーの接続部である。
6bは第１のアイランド・タイバーの接続部である。
７は第２のアイランド・タイバーである。
7aは第２のアイランド・タイバーの接続部である。
7bは第２のアイランド・タイバーの接続部である。
第１図において、アイランド・タイバー６は連結片３
の第１片3aと、アイランド１の第１頂部1Xを接続する。
同様に、アイランド・タイバー７は連結片３の第３片3c
と、アイランド１の第２頂部1Yを接続する。そして上記
のタイバー６、７によって分割されたアイランドの片側
の周縁部に近接して、各リード２の第１端2Xが順番に配
列される。さらに、各リード２はタイバー４によって連
結片３または隣接リード２に接続されている。
の第１片3aと、アイランド１の第１頂部1Xを接続する。
同様に、アイランド・タイバー７は連結片３の第３片3c
と、アイランド１の第２頂部1Yを接続する。そして上記
のタイバー６、７によって分割されたアイランドの片側
の周縁部に近接して、各リード２の第１端2Xが順番に配
列される。さらに、各リード２はタイバー４によって連
結片３または隣接リード２に接続されている。
アイランド・タイバー６、７と連結片３の接続点は各
々１箇所以上設ける事が好ましい。本実施例では、各々
２個の接続部6a、6b、及び、7a、7bで保持している。
々１箇所以上設ける事が好ましい。本実施例では、各々
２個の接続部6a、6b、及び、7a、7bで保持している。
第１図はSIP12PINの例である。
アイランド・タイバー６、７はモールド実施時、モー
ルド内に収まる位置に設定する。アイランド・タイバー
６と７はモールドの端からある程度内側に設定すること
が好ましい。
ルド内に収まる位置に設定する。アイランド・タイバー
６と７はモールドの端からある程度内側に設定すること
が好ましい。
そしてICを搭載し、ワイヤボンディングした後でレジ
ンモールドが実施する。それからリードカットが実施さ
れ、同時に、アイランド・タイバー６、７の接続部（6
a、6b、7a、7b）が分離される。従ってアイランド・タ
イバー６と７はモールド内に埋没する。
ンモールドが実施する。それからリードカットが実施さ
れ、同時に、アイランド・タイバー６、７の接続部（6
a、6b、7a、7b）が分離される。従ってアイランド・タ
イバー６と７はモールド内に埋没する。
第３図の様にアイランド・タイバー６、７の接続部
（本発明でいう基端部）８、９にｃ＝0.3程度の面取り
を実施する事によって、ワイヤボンド実施時のワイヤボ
ンドツールによる撓みの発生が抑圧される。すなわち、
アイランド・タイバー６、７の接続部８、９のアイラン
ド１の第１辺1a及び第３辺1cの側の辺を傾斜させること
により、これら接続部８、９を徐々に幅広化することに
より、ワイヤボンド実施時にこの接続部８、９の曲げ応
力が掛かってそれらが撓むことが抑止される。これによ
り、アイランド１の整形時におけるアイランド１のの傾
きを抑えることができる。
（本発明でいう基端部）８、９にｃ＝0.3程度の面取り
を実施する事によって、ワイヤボンド実施時のワイヤボ
ンドツールによる撓みの発生が抑圧される。すなわち、
アイランド・タイバー６、７の接続部８、９のアイラン
ド１の第１辺1a及び第３辺1cの側の辺を傾斜させること
により、これら接続部８、９を徐々に幅広化することに
より、ワイヤボンド実施時にこの接続部８、９の曲げ応
力が掛かってそれらが撓むことが抑止される。これによ
り、アイランド１の整形時におけるアイランド１のの傾
きを抑えることができる。
本発明において、ICチップ基板を接着したアイランド
１からアイランド・タイバー６と７がモールド内に延在
しているので、SIPパッケージの放熱性も向上する。
１からアイランド・タイバー６と７がモールド内に延在
しているので、SIPパッケージの放熱性も向上する。
［効果］ すなわち、本願発明の製造方法は、アイランド・タイ
バーがモールドに埋設されるSIPの製造方法であって、
アイランド・タイバーの互いに隣接するアイランドの第
１、第２頂部を結ぶアイランドの第４辺と略平行かつ互
いに反対方向へ向けてこれら頂部から一対のアイランド
・タイバーを延設することによりアイランドを支持し、
更に、両アイランド・タイバーの上記両頂部近傍の部分
（基端部）を、アイランドの上記第４辺と略直角に形成
されたアイランドの第１辺及び第３辺側へ傾斜する形状
で幅広化し、更に、アイランド・タイバーの突出部分を
カットしてアイランドタイバーをモールド内に埋設した
たものです。
バーがモールドに埋設されるSIPの製造方法であって、
アイランド・タイバーの互いに隣接するアイランドの第
１、第２頂部を結ぶアイランドの第４辺と略平行かつ互
いに反対方向へ向けてこれら頂部から一対のアイランド
・タイバーを延設することによりアイランドを支持し、
更に、両アイランド・タイバーの上記両頂部近傍の部分
（基端部）を、アイランドの上記第４辺と略直角に形成
されたアイランドの第１辺及び第３辺側へ傾斜する形状
で幅広化し、更に、アイランド・タイバーの突出部分を
カットしてアイランドタイバーをモールド内に埋設した
たものです。
本発明によれば、アイランド・タイバーがアイランド
の互いに隣接する２頂部側から上記２頂部を結ぶ線と略
平行に形成されているので、アイランドの上記第４辺を
除く他の３辺に広々と隣接して多数のリードを配設する
ことができ、リードフレームの小型化、多リード化を図
ることができます。
の互いに隣接する２頂部側から上記２頂部を結ぶ線と略
平行に形成されているので、アイランドの上記第４辺を
除く他の３辺に広々と隣接して多数のリードを配設する
ことができ、リードフレームの小型化、多リード化を図
ることができます。
更に、このアイランド・タイバーの形状、配置では、
ワイヤボンディング時などにおいて、アイランドに外力
が加えられるとアイランド・タイバーとアイランドとを
接続する上記アイランド・タイバーの基端部において、
撓み応力が集中してアイランドが傾斜したりする問題が
発生するが、この問題は、アイランド・タイバーの上記
基端部を上記第１辺、第３辺側へ向けて徐々に幅広化す
る本発明により良好に解決され、これによりアイランド
の不所望な傾斜を防止できる。
ワイヤボンディング時などにおいて、アイランドに外力
が加えられるとアイランド・タイバーとアイランドとを
接続する上記アイランド・タイバーの基端部において、
撓み応力が集中してアイランドが傾斜したりする問題が
発生するが、この問題は、アイランド・タイバーの上記
基端部を上記第１辺、第３辺側へ向けて徐々に幅広化す
る本発明により良好に解決され、これによりアイランド
の不所望な傾斜を防止できる。
なお、アイランド・タイバー全体を幅広化すること、
又は、アイランド・タイバーの基端部を上記第１辺、第
３辺側と反対側へ向けて幅広化することは、リード配設
スペースの縮小又はリードフレームの大型化を招くので
好ましくない。
又は、アイランド・タイバーの基端部を上記第１辺、第
３辺側と反対側へ向けて幅広化することは、リード配設
スペースの縮小又はリードフレームの大型化を招くので
好ましくない。
第１図は本発明のSIPリードフレーム構造の１実施例平
面図である。 第２図は従来のSIPリードフレーム構造の１実施例平面
図である。 第３図は第１図のアイランド・タイバー部の実施例を表
す平面図ある。
面図である。 第２図は従来のSIPリードフレーム構造の１実施例平面
図である。 第３図は第１図のアイランド・タイバー部の実施例を表
す平面図ある。
Claims (1)
- 【請求項１】互いにほぼ対向する第１辺及び第３辺並び
に互いにほぼ対向する第２辺及び第４辺を有する略方形
のアイランドと、上記アイランドの第１辺、第２辺及び
第３辺のみに面して近接する端部を有する複数のリード
と、上記アイランド及びリードを支持するために上記ア
イランド及びリードの外側に配設される連結片とを含む
リードフレーム構造を有するSIPの製造方法において、 上記アイランドの第１辺及び第４辺が集まる上記アイラ
ンドの第１頂部近傍から上記第４辺と略平行な一方向へ
延設されて上記アイランドの第１頂部近傍を上記連結片
に結合する第１のアイランド・タイバーと、上記アイラ
ンドの第３辺及び第４辺が集まる上記アイランドの第２
頂部近傍から上記第４辺と略平行な他方向へ延設されて
上記アイランドの第２頂部近傍を上記連結片に結合する
第２のアイランド・タイバーとを有し、上記アイランド
・タイバーの上記アイランド側の基端部は上記第１辺及
び第３辺側へ傾斜する形状で徐々に幅広化されているSI
Pのリードフレームを用意する工程と、 上記アイランドに半導体チップを接合後、上記半導体チ
ップと上記リードとをワイヤボンデイングする工程と、 上記アイランド、上記リードのアイランド側の部分及び
上記アイランド・タイバーのアイランド側の部分をレジ
ンモールドしてモールドを形成する工程と、 上記リードを上記連結片又は他の上記リードに接続する
タイバーと上記モールドから突出するアイランド・タイ
バーの突出部分をカットして上記アイランドタイバーを
上記モールド内に埋設する工程と、 を備えることを特徴とするSIPの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032826A JPH0831555B2 (ja) | 1987-02-16 | 1987-02-16 | Ｓｉｐの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032826A JPH0831555B2 (ja) | 1987-02-16 | 1987-02-16 | Ｓｉｐの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199450A JPS63199450A (ja) | 1988-08-17 |
| JPH0831555B2 true JPH0831555B2 (ja) | 1996-03-27 |
Family
ID=12369631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62032826A Expired - Lifetime JPH0831555B2 (ja) | 1987-02-16 | 1987-02-16 | Ｓｉｐの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831555B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803642B2 (ja) * | 1996-06-27 | 1998-09-24 | 日本電気株式会社 | 半導体装置 |
| JP2002246886A (ja) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | 半導体回路部品 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5647967Y2 (ja) * | 1976-05-11 | 1981-11-10 | ||
| JPS6066845A (ja) * | 1983-09-24 | 1985-04-17 | Nec Corp | 樹脂封止型半導体装置 |
| JPS62266844A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-02-16 JP JP62032826A patent/JPH0831555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63199450A (ja) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41510E1 (en) | Lead frame | |
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| JP2005051130A (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
| JP2008227531A (ja) | 半導体装置 | |
| JP2004079760A (ja) | 半導体装置及びその組立方法 | |
| JPH04307943A (ja) | 半導体装置 | |
| JP3851845B2 (ja) | 半導体装置 | |
| US6265761B1 (en) | Semiconductor devices with improved lead frame structures | |
| JPH0831555B2 (ja) | Ｓｉｐの製造方法 | |
| JP2007180077A (ja) | 半導体装置 | |
| US20080006917A1 (en) | Chip package structure and fabricating method threrof | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| US20010045628A1 (en) | Frame for semiconductor package | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
| JP2003282810A (ja) | 半導体装置及びその製造方法 | |
| JP2005175512A (ja) | 半導体装置 | |
| KR0137068B1 (ko) | 리드 프레임 | |
| JP3891772B2 (ja) | 半導体装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JP2577640Y2 (ja) | リ−ドフレ−ム | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JP4357519B2 (ja) | 半導体装置 | |
| JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |