JP2577640Y2 - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JP2577640Y2 JP2577640Y2 JP4363993U JP4363993U JP2577640Y2 JP 2577640 Y2 JP2577640 Y2 JP 2577640Y2 JP 4363993 U JP4363993 U JP 4363993U JP 4363993 U JP4363993 U JP 4363993U JP 2577640 Y2 JP2577640 Y2 JP 2577640Y2
- Authority
- JP
- Japan
- Prior art keywords
- external leads
- support plate
- support plates
- lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は混成集積回路等の半導体
装置を製作する際に使用するリードフレームに関する。
装置を製作する際に使用するリードフレームに関する。
【０００２】
【従来の技術】電力用半導体チップとこれを制御するモ
ノリシックＩＣチップとを一体に樹脂封止した半導体装
置を図３に示すように構成することは公知である。図３
において、１、２、３は互いに離間するように並置され
たチップ支持板、４、５はパワートランジスタチップ、
６はモノリシックＩＣチップ、７は外部リード、８はチ
ップ相互間及びチップと外部リード間を接続するリード
細線、９は樹脂封止体である。
ノリシックＩＣチップとを一体に樹脂封止した半導体装
置を図３に示すように構成することは公知である。図３
において、１、２、３は互いに離間するように並置され
たチップ支持板、４、５はパワートランジスタチップ、
６はモノリシックＩＣチップ、７は外部リード、８はチ
ップ相互間及びチップと外部リード間を接続するリード
細線、９は樹脂封止体である。
【０００３】
【考案が解決しようとする課題】図３の半導体装置は、
支持板１、２、３と外部リード７とから構成されるリー
ドフレームにチップ４、５、６をダイボンディングし、
リード細線８をワイヤボンディングしてリードフレーム
組立体を形成し、これをモールド金型に配置して周知の
トランスファーモ−ルドを行うことによって樹脂封止体
９を形成することによって得られる。ところが、リード
フレーム組立体を搬送するときに支持板に外力が加わっ
てリード細線が支持板等に接触したり破断したりするこ
とがあった。
支持板１、２、３と外部リード７とから構成されるリー
ドフレームにチップ４、５、６をダイボンディングし、
リード細線８をワイヤボンディングしてリードフレーム
組立体を形成し、これをモールド金型に配置して周知の
トランスファーモ−ルドを行うことによって樹脂封止体
９を形成することによって得られる。ところが、リード
フレーム組立体を搬送するときに支持板に外力が加わっ
てリード細線が支持板等に接触したり破断したりするこ
とがあった。
【０００４】そこで、本考案は、半導体装置の組立及び
樹脂封止を安定的に進めることができるリードフレーム
を提供することにある。
樹脂封止を安定的に進めることができるリードフレーム
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本考案は、第１の方向において互いに並置され且つ回
路部品を支持するように形成された複数の支持板と、前
記第１の方向に直交する第２の方向にのびて互いに並置
され、且つ前記複数の支持板に連結された複数の連結外
部リードと、前記複数の支持板に対して直接に連結され
ないで前記連結外部リードに対して並置された複数の支
持板非連結外部リードと、前記複数の連結外部リード及
び前記複数の支持板非連結外部リードを相互に連結し且
つ前記第１の方向に帯状に延びている連結条とを備えた
リードフレームにおいて、前記複数の連結外部リード及
び前記複数の支持板非連結外部リードから成る複数の外
部リードの配列の一方の端に前記複数の支持板非連結外
部リードの１つが配置され、前記複数の外部リードの配
列の他方の端に前記複数の支持板非連結外部リードの別
の１つが配置され、全体として略コ字状の平面パターン
を有して前記複数の支持板の配列の３方向を囲むように
配置され且つ前記一方及び他方の端の支持板非連結外部
リードに連結された配線用枠状部が設けられているリー
ドフレームに係わるものである。なお、請求項２に示す
ように配線用枠状部に支持板方向に突出する部分を設け
ることが望ましい。また、請求項３に示すように複数の
支持板間の隙間及び配線用枠状部と支持板との間の隙間
をほぼ同一にすることが望ましい。
の本考案は、第１の方向において互いに並置され且つ回
路部品を支持するように形成された複数の支持板と、前
記第１の方向に直交する第２の方向にのびて互いに並置
され、且つ前記複数の支持板に連結された複数の連結外
部リードと、前記複数の支持板に対して直接に連結され
ないで前記連結外部リードに対して並置された複数の支
持板非連結外部リードと、前記複数の連結外部リード及
び前記複数の支持板非連結外部リードを相互に連結し且
つ前記第１の方向に帯状に延びている連結条とを備えた
リードフレームにおいて、前記複数の連結外部リード及
び前記複数の支持板非連結外部リードから成る複数の外
部リードの配列の一方の端に前記複数の支持板非連結外
部リードの１つが配置され、前記複数の外部リードの配
列の他方の端に前記複数の支持板非連結外部リードの別
の１つが配置され、全体として略コ字状の平面パターン
を有して前記複数の支持板の配列の３方向を囲むように
配置され且つ前記一方及び他方の端の支持板非連結外部
リードに連結された配線用枠状部が設けられているリー
ドフレームに係わるものである。なお、請求項２に示す
ように配線用枠状部に支持板方向に突出する部分を設け
ることが望ましい。また、請求項３に示すように複数の
支持板間の隙間及び配線用枠状部と支持板との間の隙間
をほぼ同一にすることが望ましい。
【０００６】
【考案の作用及び効果】本考案の配線用枠状部は全体と
して略コ字状に形成され、一方及び他方の端の支持板非
連結外部リードに連結されているので、機械的に安定し
ている。従って、ここに組立又は樹脂封止時に外力が加
わっても変形し難い。支持板は変形し難い配線用枠状部
に囲まれているので、ここに外力が不要に及ぶことが防
止され、組立及び樹脂封止を安定的に進めることがで
き、信頼性の高い半導体装置を提供することができる。
また、請求項２に示すように配線用枠状部に突出部分を
設けると、配線用枠状部と回路部品（チップ又は回路基
板）とのリード細線による接続距離を小さくすることが
可能になり、リード細線の垂れによる不良発生を防止す
ることができる。また、請求項３に示すように、各部の
隙間をほぼ同一にすると、樹脂の流れの均一化を図るこ
とができる。
して略コ字状に形成され、一方及び他方の端の支持板非
連結外部リードに連結されているので、機械的に安定し
ている。従って、ここに組立又は樹脂封止時に外力が加
わっても変形し難い。支持板は変形し難い配線用枠状部
に囲まれているので、ここに外力が不要に及ぶことが防
止され、組立及び樹脂封止を安定的に進めることがで
き、信頼性の高い半導体装置を提供することができる。
また、請求項２に示すように配線用枠状部に突出部分を
設けると、配線用枠状部と回路部品（チップ又は回路基
板）とのリード細線による接続距離を小さくすることが
可能になり、リード細線の垂れによる不良発生を防止す
ることができる。また、請求項３に示すように、各部の
隙間をほぼ同一にすると、樹脂の流れの均一化を図るこ
とができる。
【０００７】
【実施例】次に、図１及び図２を参照して本考案の実施
例に係わるリードフレーム及びこれを使用した半導体装
置を説明する。
例に係わるリードフレーム及びこれを使用した半導体装
置を説明する。
【０００８】樹脂封止前のリードフレームと半導体チッ
プ（回路部品）との組立体を示す図１において、１１、
１２、１３は第１、第２及び第３の支持板、１４、１５
は回路部品としてのパワートランジスタチップ、１６は
回路部品としてのモノリシックＩＣチップ、１７は外部
リード、１８は配線用枠状部、１９ａ、１９ｂは配線用
突出部分、２０はリード細線、２２はタイバー、２３は
連結条である。図１のチップ１４、１５、１６とリード
細線２０を除いた部分が金属製リードフレームである。
図１には１個分の半導体装置に対応する部分のみが示さ
れているが、実際にはタイバー２２及び連結条２３によ
って更に多くの半導体装置を構成する部分が連結されて
いる。
プ（回路部品）との組立体を示す図１において、１１、
１２、１３は第１、第２及び第３の支持板、１４、１５
は回路部品としてのパワートランジスタチップ、１６は
回路部品としてのモノリシックＩＣチップ、１７は外部
リード、１８は配線用枠状部、１９ａ、１９ｂは配線用
突出部分、２０はリード細線、２２はタイバー、２３は
連結条である。図１のチップ１４、１５、１６とリード
細線２０を除いた部分が金属製リードフレームである。
図１には１個分の半導体装置に対応する部分のみが示さ
れているが、実際にはタイバー２２及び連結条２３によ
って更に多くの半導体装置を構成する部分が連結されて
いる。
【０００９】第１、第２及び第３の支持板１１、１２、
１３は図１において横方向（第１の方向）に互いに並置
されている。外部リード１７は、第１、第２及び第３の
支持板１１、１２、１３に連結された支持板連結外部リ
ード１７ａ、１７ｂ、１７ｃと、支持板１１、１２、１
３には直接に連結されていない支持板非連結外部リード
１７ｄ、１７ｅ、１７ｆ、１７ｇ、１７ｈとから成る。
外部リード１７ａ〜１７ｈは互いに並置され、図１で縦
方向（第２の方向）に延びている。タイバー２２及び連
結条２３は横方向に延びて外部リード１７ａ〜１７ｈを
相互に連結している。
１３は図１において横方向（第１の方向）に互いに並置
されている。外部リード１７は、第１、第２及び第３の
支持板１１、１２、１３に連結された支持板連結外部リ
ード１７ａ、１７ｂ、１７ｃと、支持板１１、１２、１
３には直接に連結されていない支持板非連結外部リード
１７ｄ、１７ｅ、１７ｆ、１７ｇ、１７ｈとから成る。
外部リード１７ａ〜１７ｈは互いに並置され、図１で縦
方向（第２の方向）に延びている。タイバー２２及び連
結条２３は横方向に延びて外部リード１７ａ〜１７ｈを
相互に連結している。
【００１０】配線用枠状部１８は全体として略コ字状で
あり、第１、第２及び第３の支持板１１、１２、１３を
囲むように配置されている。即ち、配線用枠状部１８は
支持板１１、１２、１３の配列の両側に配置された第１
及び第２の部分１８ａ、１８ｂと、支持板１１、１２、
１３の上側に配置された第３の部分１８ｃとを有して支
持板１１、１２、１３の配列の３方向を包囲している。
この配線用枠状部１８には外部リード１７ａ〜１７ｈの
配列の一方及び他方の端に配置された支持板非連結外部
リード１７ｄ、１７ｅが連結されている。配線用枠状部
１８の第１及び第２の部分１８ａ、１８ｂには第１及び
第２の支持板１１、１２の方向に突出した部分１９ａ、
１９ｂが設けられている。配線用枠状部１８と各支持板
１１、１２、１３との間の隙間２４の幅及び支持板１
１、１２、１３の相互間の隙間２５の幅はほぼ同一に設
定されている。また、隙間２４は角部が生じない曲率を
有して屈曲したパターンを有する。
あり、第１、第２及び第３の支持板１１、１２、１３を
囲むように配置されている。即ち、配線用枠状部１８は
支持板１１、１２、１３の配列の両側に配置された第１
及び第２の部分１８ａ、１８ｂと、支持板１１、１２、
１３の上側に配置された第３の部分１８ｃとを有して支
持板１１、１２、１３の配列の３方向を包囲している。
この配線用枠状部１８には外部リード１７ａ〜１７ｈの
配列の一方及び他方の端に配置された支持板非連結外部
リード１７ｄ、１７ｅが連結されている。配線用枠状部
１８の第１及び第２の部分１８ａ、１８ｂには第１及び
第２の支持板１１、１２の方向に突出した部分１９ａ、
１９ｂが設けられている。配線用枠状部１８と各支持板
１１、１２、１３との間の隙間２４の幅及び支持板１
１、１２、１３の相互間の隙間２５の幅はほぼ同一に設
定されている。また、隙間２４は角部が生じない曲率を
有して屈曲したパターンを有する。
【００１１】パワートランジスタチップ１４、１５は第
１及び第２の支持板１１、１２に半田で固着され、これ
を制御するためのモノリシックＩＣチップ１６は第３の
支持板１３に固着されている。チップ１４、１５、１６
の相互間及びチップ１４、１５、１６と外部リード１７
ｃ、１７ｆ、１７ｇ、１７ｈ、突出部分１９ａ、１９ｂ
との間がリード細線２０によって接続されている。な
お、リード細線２０による接続は周知のワイヤボンディ
ング方法で行われている。
１及び第２の支持板１１、１２に半田で固着され、これ
を制御するためのモノリシックＩＣチップ１６は第３の
支持板１３に固着されている。チップ１４、１５、１６
の相互間及びチップ１４、１５、１６と外部リード１７
ｃ、１７ｆ、１７ｇ、１７ｈ、突出部分１９ａ、１９ｂ
との間がリード細線２０によって接続されている。な
お、リード細線２０による接続は周知のワイヤボンディ
ング方法で行われている。
【００１２】図２に示す樹脂封止体２１を形成する際に
は、図１に示すリードフレーム組立体を周知のトランス
ファモールドの金型に配置し、樹脂封止体２１に対応す
る成形空所（キャビティ）に流動樹脂を注入する。支持
板１、１２、１３、外部リード１７の一部、及び配線用
枠状部１８の表面側及び裏面側を覆うように樹脂封止体
２１を形成する。しかる後、タイバー２２及び連結条２
３を切断除去して図２に示す半導体装置を完成させる。
は、図１に示すリードフレーム組立体を周知のトランス
ファモールドの金型に配置し、樹脂封止体２１に対応す
る成形空所（キャビティ）に流動樹脂を注入する。支持
板１、１２、１３、外部リード１７の一部、及び配線用
枠状部１８の表面側及び裏面側を覆うように樹脂封止体
２１を形成する。しかる後、タイバー２２及び連結条２
３を切断除去して図２に示す半導体装置を完成させる。
【００１３】リードフレームを本実施例に示すように構
成すると、複数の支持板１１、１２、１３が配線用枠状
部１８によって包囲されているので、支持板１１、１
２、１３に不要な外力が加わることが防止され、リード
細線２０の支持板１１、１２、１３への接触やリード細
線２０の切断が防止される。なお、配線用枠状部１８は
外部リード１７ｄ、１７ｅによって両持ち支持されてい
るので、外力によって変形し難い。また、配線用枠状部
１８に突出部分１９ａ、１９ｂが設けられ、ここにリー
ド細線２０がボンディングされているので、チップ１
４、１５と突出部分１９ａ、１９ｂとの距離が短くな
り、リード細線２０の垂れ下りによる誤った接続を防ぐ
ことができる。また、配線用枠状部１８と支持板１１、
１２、１３との間の隙間２４及び支持板１１、１２、１
３の相互間の隙間２５がほぼ同一幅であり、且つ隙間２
４が曲率を有して屈曲しているので、樹脂封止体２１を
形成する際の流動樹脂の流れを均一化し、良好な樹脂封
止体を形成することができる。
成すると、複数の支持板１１、１２、１３が配線用枠状
部１８によって包囲されているので、支持板１１、１
２、１３に不要な外力が加わることが防止され、リード
細線２０の支持板１１、１２、１３への接触やリード細
線２０の切断が防止される。なお、配線用枠状部１８は
外部リード１７ｄ、１７ｅによって両持ち支持されてい
るので、外力によって変形し難い。また、配線用枠状部
１８に突出部分１９ａ、１９ｂが設けられ、ここにリー
ド細線２０がボンディングされているので、チップ１
４、１５と突出部分１９ａ、１９ｂとの距離が短くな
り、リード細線２０の垂れ下りによる誤った接続を防ぐ
ことができる。また、配線用枠状部１８と支持板１１、
１２、１３との間の隙間２４及び支持板１１、１２、１
３の相互間の隙間２５がほぼ同一幅であり、且つ隙間２
４が曲率を有して屈曲しているので、樹脂封止体２１を
形成する際の流動樹脂の流れを均一化し、良好な樹脂封
止体を形成することができる。
【図１】本考案の実施例のリードフレーム組立体を示す
平面図である。
平面図である。
【図２】図１の組立体を使用して作った半導体装置を示
す平面図である。
す平面図である。
【図３】従来の半導体装置を示す平面図である。
１１、１２、１３ 支持板 １４、１５、１６ チップ １７ 外部リード １８ 配線用枠状部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 23/28
Claims (3)
- 【請求項１】 第１の方向において互いに並置され且つ
回路部品を支持するように形成された複数の支持板と、 前記第１の方向に直交する第２の方向にのびて互いに並
置され、且つ前記複数の支持板に連結された複数の連結
外部リードと、 前記複数の支持板に対して直接に連結されないで前記連
結外部リードに対して並置された複数の支持板非連結外
部リードと、 前記複数の連結外部リード及び前記複数の支持板非連結
外部リードを相互に連結し且つ前記第１の方向に帯状に
延びている連結条とを備えたリードフレームにおいて、 前記複数の連結外部リード及び前記複数の支持板非連結
外部リードから成る複数の外部リードの配列の一方の端
に前記複数の支持板非連結外部リードの１つが配置さ
れ、前記複数の外部リードの配列の他方の端に前記複数
の支持板非連結外部リードの別の１つが配置され、 全体として略コ字状の平面パターンを有して前記複数の
支持板の配列の３方向を囲むように配置され且つ前記一
方及び他方の端の支持板非連結外部リードに連結された
配線用枠状部が設けられていることを特徴とするリード
フレーム。 - 【請求項２】 前記配線用枠状部は、前記支持板の方向
に突出する部分を有していることを特徴とする請求項１
記載のリードフレーム。 - 【請求項３】 前記複数の支持板間の隙間及び前記配線
用枠状部と前記複数の支持板との間の隙間がほぼ同一で
あることを特徴とする請求項１又は２記載のリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4363993U JP2577640Y2 (ja) | 1993-07-14 | 1993-07-14 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4363993U JP2577640Y2 (ja) | 1993-07-14 | 1993-07-14 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0710953U JPH0710953U (ja) | 1995-02-14 |
| JP2577640Y2 true JP2577640Y2 (ja) | 1998-07-30 |
Family
ID=12669446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4363993U Expired - Fee Related JP2577640Y2 (ja) | 1993-07-14 | 1993-07-14 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577640Y2 (ja) |
-
1993
- 1993-07-14 JP JP4363993U patent/JP2577640Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710953U (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US5543657A (en) | Single layer leadframe design with groundplane capability | |
| US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
| JP3027954B2 (ja) | 集積回路装置、その製造方法 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| JP2577640Y2 (ja) | リ−ドフレ−ム | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| JP3730469B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPH06204390A (ja) | 半導体装置 | |
| JPH0228966A (ja) | 半導体装置 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JPS6043849A (ja) | リ−ドフレ−ム | |
| JP3480285B2 (ja) | 半導体装置およびその製造方法 | |
| JP2859144B2 (ja) | リードフレームと半導体装置の製造方法 | |
| KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP2798891B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| KR100364842B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JPH0637234A (ja) | 半導体装置 | |
| JP2000049275A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |