KR100270496B1 - 패키지일측에만리드단자를구비한반도체장치 - Google Patents

패키지일측에만리드단자를구비한반도체장치 Download PDF

Info

Publication number
KR100270496B1
KR100270496B1 KR1019970028101A KR19970028101A KR100270496B1 KR 100270496 B1 KR100270496 B1 KR 100270496B1 KR 1019970028101 A KR1019970028101 A KR 1019970028101A KR 19970028101 A KR19970028101 A KR 19970028101A KR 100270496 B1 KR100270496 B1 KR 100270496B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
pads
pad
auxiliary
Prior art date
Application number
KR1019970028101A
Other languages
English (en)
Other versions
KR980006216A (ko
Inventor
히사미쯔 기모또
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR980006216A publication Critical patent/KR980006216A/ko
Application granted granted Critical
Publication of KR100270496B1 publication Critical patent/KR100270496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

일측에만 복수의 리드 단자를 구비한 본 발명의 반도체 장치는 복수의 리드 단자에 접속된 복수의 리드, 아일랜드 상부에 장착되어 일측상의 복수의 리드와 전기적으로 접속된 복수의 패드를 구비한 반도체 칩, 복수의 리드 중에서 하나의 리드 단자에 접속되고 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 수직한 반도체 칩의 측부를 따라 제공된 제1 연장 리드, 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 대향하는 반도체 칩의 측부를 따라 제공된 제2 연장 리드, 및 제1 연장 리드의 일 단부와 제2 연장 리드의 일 단부 사이에 설치되어 아일랜드에 접속된 서스펜션 핀을 포함한다. 반도체 칩은 복수의 패드를 구비한 그 측부에 대향한 반도체 칩의 측부에 제공되어 제2 연장 리드의 다른 단부와 전기적으로 접속된 전원 전압 패드, 복수의 패드를 구비한 그 측부와 다른 반도체 칩의 측부에 제공되어 제1 연장 리드의 일 단부에 전기적으로 접속된 제1 보조 패드, 제2 연장 리드의 일 단부에 전기적으로 접속된 제2 보조 패드, 및 제1 보조 패드와 제2 보조 패드를 접속시키는 와이어를 포함한다.

Description

패키지 일측에만 리드 단자를 구비한 반도체 장치{SEMICONDUCTOR DEVICE HAVING LEAD TERMINAL ON ONLY ONE SIDE OF A PACKAGE}
본 발명은 반도체 장치에 관한 것으로서, 특히 패키지의 일측에만 리드 단자를 구비한 반도체 장치에 관한 것이다.
도 1에 도시된 바와 같이, 종래의 반도체 장치는 몸체의 내측의 변부(29a)로부터 몸체 내측(29)까지 돌출한 리드(21)와 반도체 칩(22)상의 패드(24)를 본딩 와이어(23)를 사용하여 방사상으로 접속시킴으로써 형성된다. 따라서, 리드(21)의 패턴은 규칙적인 간단한 형상을 갖게 된다. 따라서, 도시된 바와 같이, 몸체(29)의 내측에 반도체 칩(22)을 장착하기 위한 아일랜드(25)를 유지하기 위한 서스펜션 핀을 리드(21)의 패턴들 사이 및 아일랜드(island)의 4 측부에 쉽게 설치하는 것이 가능하다. 결과적으로, 아일랜드(25)는 수지 밀봉 단계에서 기울어지지 않고 안정되게 배치되며, 따라서 쉽게 패키지를 형성하는 것이 가능하게 된다.
그러나, 전자 유닛 회로가 더 복잡하고 진보된 기능들을 갖기 때문에, 고속 동작 및 장착 면적의 감소를 달성하기 위해서는 패키지의 리드 단자 및 반도체 칩의 패드들의 배열이 특수화되고 리드 프레임의 패턴이 복잡해진다. 예컨대, 도 2에 도시된 바와 같이, 패키지의 일측에만 리드 단자(30)가 제공되는 경우가 있다. 이 경우, 전원 단자 패드가 칩(32) 전체에 전원 전압을 안정되게 공급하는 것이 필요하기 때문에, 리드 단자측의 대향 측부에 전원 전압 패드(34b)가 제공된다. 대향 측부 패드(34b)를 본딩하기 위하여, 리드 단자(30)가 위치한 측부로부터 리드 프레임을 연장하여 칩(32)을 둘러싸도록 리드(31a)를 배열하는 것이 필요하다. 따라서, 아일랜드 주변의 필요 부분들, 즉 이 경우에 있어서 아일랜드(35)의 좌우 측부에 대해 아일랜드(35)를 유지하기 위한 서스펜션 핀(36)을 제공하는 것이 불가능하게 된다.
전술한 종래의 반도체 장치의 경우, 패키지의 일측에만 리드 단자(30)가 제공될 수 있고 칩상의 패드도 리드 단자의 대향 측부상에 존재할 때에는 리드 단자가 존재하는 측부로부터 리드 프레임을 연장시킴으로써 칩을 둘러싸도록 리드들을 연장 배치하는 것이 필요하다. 따라서, 아일랜드 주변의 필요 부분들에 대해 아일랜드를 유지하기 위한 조인트(서스펜션 핀)를 제공하는 것이 불가능하게 된다. 따라서, 조인트 수가 감소하고, 아일랜드가 불안정하게 되어 수지 밀봉 단계에서 경사지게 되며, 결국에는 아일랜드가 패키지로부터 돌출하게 되는 단점이 생기게 된다.
따라서, 본 발명의 목적은 패키지의 일측에만 리드 단자가 제공되는 경우에도 아일랜드를 고정하기 위한 서스펜션 핀을 아일랜드의 필요 부분들에 설치하는 것을 가능하게 하는 반도체 장치를 제공하는 데 있다.
일측에만 복수의 리드 단자를 구비한 본 발명의 반도체 장치는 복수의 리드 단자에 접속된 복수의 리드, 아일랜드 상부에 장착되어 일측상의 복수의 리드와 전기적으로 접속된 복수의 패드를 구비한 반도체 칩, 복수의 리드 중에서 하나의 리드 단자에 접속되고 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 수직한 반도체 칩의 측부를 따라 제공된 제1 연장 리드, 적어도 일부가 복수의 패드를 구비한 반도체 칩의 측부에 대향하는 반도체 칩의 측부를 따라 제공된 제2 연장 리드, 및 제1 연장 리드의 일 단부와 제2 연장 리드의 일 단부 사이에 설치되어 아일랜드에 접속된 서스펜션 핀을 포함한다. 반도체 칩은 복수의 패드를 구비한 그 측부에 대향한 반도체 칩의 측부에 제공되어 제2 연장 리드의 다른 단부와 전기적으로 접속된 전원 전압 패드, 복수의 패드를 구비한 그 측부와 다른 반도체 칩의 측부에 제공되어 제1 연장 리드의 일 단부에 전기적으로 접속된 제1 보조 패드, 제2 연장 리드의 일 단부에 전기적으로 접속된 제2 보조 패드, 및 제1 보조 패드와 제2 보조 패드를 접속시키는 와이어를 포함한다.
도 1은 종래의 반도체 장치의 평면도.
도 2는 종래의 다른 반도체 장치의 평면도.
도 3은 본 발명의 제1 실시예의 평면도.
도 4는 본 발명의 제2 실시예의 평면도.
도 5는 본 발명의 제3 실시예의 평면도.
＜도면의 주요 부분에 대한 부호 설명＞
1a-1c, 21, 31a : 리드
2, 22, 32 : 반도체 칩
3a-3c, 7, 23 : 본딩 와이어
4a-4c, 24 : 패드
5, 25, 35 : 아일랜드
6, 26, 36 : 서스펜션 핀
9, 29 : 몸체
9a-9c : 몸체 변부
30 : 리드 단자
이제, 본 발명의 제1 실시예가 첨부된 도면들을 참조하여 아래에 기술된다. 반도체 칩(2)이 성형 수지로 된 사각 몸체(9) 내에 제공된 아일랜드(5) 상부에 장착되어 있다. 다수의 리드(1a-1c)가 몸체(9) 내 반도체 칩(2) 주변에 배치되어 있으며, 이 리드들(1a-1c)은 본딩 와이어들(3a-3c)에 의해 반도체 칩(2)에 제공된 패드들(4a-4c)과 전기적으로 접속되어 있다.
아일랜드(5)는 그 상부에 반도체 칩을 본딩하여 고정할 수 있도록, 몸체(9)의 4 측부들의 변부들(9a-9c)로부터 몸체(9) 안으로 연장한 4개의 서스펜션 핀(6)에 의해 몸체(9) 안에 유지된다.
이 실시예는 몸체(9)의 외측까지 돌출한 리드(1c)를 구비한 리드 단자(30)가 반도체 칩(2)의 일측(도면에서 변부(9a)측)에만 제공된 경우를 나타낸다. 반도체 칩(2)의 패드로서, 패드(4a)는 몸체 내측에 변부(9a)측에 제공되며, 더우기 전원 전압 및 접지 전압 각각을 위해 사용되는 2개의 패드(4b)는 대향 측부에 제공된다. 패드(4a)는 본딩 와이어(3a)에 의해 리드(1c)에 전기적으로 접속된다. 2개의 대향 측부 패드(4b)를 몸체 변부(9a)측에서 리드 단자(30)와 전기적으로 접속시키기 위하여, 좌우측에 각각 배치된 연장 리드(1a)는 아일랜드(5)를 감싸도록 연장 배치된다. 연장 리드는 아일랜드(5)의 좌우를 유지하는 서스펜션 핀(6)의 일부에 의해 연장 리드들(1a, 1b)로 분할된다.
분할된 리드들(1a, 1b)을 서로 전기적으로 접속하기 위하여, 2개의 보조 패드(4c)가 반도체 칩(2)의 배선 패턴 내 배선(7)의 일부에 제공되며, 리드들(1a, 1b)의 단부들(1a1, 1b1)은 본딩 와이어(3c)에 의해 서로 접속된다. 대향 측부 패드(4b)는 본딩 와이어(3b)에 의해 리드(1a)의 단부(1a2)와 접속된다. 이 경우에, 배선(7)은 칩(2)의 내부 회로를 구성하는 배선(도시되지 않음)과 동일 단계에서 형성된다. 배선(7)은 칩 내의 어떠한 다른 회로와도 전기적으로 접속되지 않고, 독립적으로 형성된다.
따라서, 리드 단자가 몸체 내부(9)의 일측에만 존재하고, 더우기 반도체 칩(2)의 패드(4b)는 리드 단자의 대향 측부에 존재하기 때문에, 패드(4b)와 접속될 리드(1a)가 아일랜드의 서스펜션 핀(6)에 의해 차단되어 리드들(1a, 1b)로 분할되는 경우에도 반도체 칩(2)상의 배선 패턴의 일부인 배선(7)을 사용함으로써 리드들(1a, 1b)을 서로 전기적으로 접속시키는 것이 가능하게 된다.
따라서, 리드 프레임의 패턴 및 반도체 칩의 배선을 공동으로 사용함으로써 필요 부분에 아일랜드의 조인트가 제공될 수 있기 때문에, 수지 밀봉 단계에서도 아일랜드를 안정적으로 유지하고 리드 프레임 패턴을 단순하게 배열하는 것이 가능하게 된다.
본 발명의 제2 실시예가 도 4를 참조하여 아래에 기술된다. 도 4에서, 도 3과 동일한 부분은 동일한 참조 부호가 주어진다. 이 실시예는 리드들(1a, 1b)로 분할된 위치들이 패드(4a)측에 대해 2개의 서스펜션 핀(6)을, 패드(4a)의 대향측에 대해 2개의 서스펜션 핀(6)을 제공함으로써 변경되며, 배선(7) 및 패드(4c)의 위치들이 분할 위치들을 변경함으로써 변경된다는 점에서 도 3과 다르다. 이 실시예는 제1 실시예와 동일한 장점을 얻는 것을 가능하게 한다.
그 다음, 본 발명의 제3 실시예가 도 5를 참조하여 아래에 기술된다. 도 5에서, 도 3과 동일한 부분은 동일한 참조 부호가 주어진다. 이 실시예는 리드들(1a, 1b)로 분할된 위치들이 2개의 서스펜션 핀(6)의 위치들을 아일랜드(5)의 코너들에 배치함으로써 변경되고 패드(4c)는 분할 위치들을 변경함으로써 변경된다는 점에서 도 5와 다르다. 이 실시예는 제1 실시예와 동일한 장점을 얻는 것을 가능하게 한다.
본 발명은 특정 실시예들을 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되지 말아야 한다. 당해 분야의 기술자들은 본 발명의 설명을 참조하여 개시된 실시예들의 다양한 수정이 이루어질 수 있다는 것을 알 것이다. 따라서, 첨부된 청구 범위는 본 발명의 진정한 영역에 속하는 모든 수정 또는 실시예들을 포함하는 것으로 의도된다.
본 발명에 따르면, 반도체 패키지에 있어서, 리드 프레임의 패턴 및 반도체 칩의 배선을 공동으로 사용함으로써 필요 부분에 아일랜드의 조인트가 제공될 수 있기 때문에, 수지 밀봉 단계에서도 아일랜드를 안정적으로 유지하고 리드 프레임 패턴을 단순하게 배열하는 것이 가능하게 된다.

Claims (7)

  1. 일측에만 복수의 리드 단자가 제공된 반도체 장치에 있어서,
    상기 리드 단자들에 접속된 복수의 리드,
    아일랜드(island)상에 설치되며 상기 리드들과 전기적으로 접속된 제1 측부상의 복수의 패드, 복수의 보조 패드, 및 상기 보조 패드의 배선 접속쌍 모두를 갖는 반도체 칩,
    상기 리드들 중에서 하나의 리드 단자에 접속되고 적어도 일부가 상기 제1 측부에 수직한 상기 반도체 칩의 제2 측부를 따라 제공된 제1 연장 리드,
    적어도 일부가 상기 제1 측부에 대향한 상기 반도체 칩의 제3 측부를 따라 제공된 제2 연장 리드, 및
    상기 제1 연장 리드의 일 단부와 상기 제2 연장 리드의 일 단부 사이에 상기 아일랜드에 연장한 서스펜션 핀(suspension pin)
    을 포함하며,
    상기 반도체 칩은 상기 제3 측부상에 전원-전압 패드를 포함하고, 상기 전원-전압 패드는 상기 제2 연장 리드의 제2 단부와 전기적으로 접속되며, 상기 한쌍의 제1 보조 패드는 상기 제1 연장 리드의 상기 일 단부와 전기적으로 접속되고, 상기 한쌍의 제2 보조 패드는 상기 제2 연장 리드의 상기 일 단부와 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 보조 패드와 상기 제2 보조 패드를 접속시키는 상기 배선은 상기 반도체 칩 내의 다른 회로들과 전기적으로 분리되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1 보조 패드 및 상기 제2 보조 패드는 상기 제2 측부에 연하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1 보조 패드 및 상기 제2 보조 패드는 상기 제3 측부에 연하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 일측에만 복수의 리드 단자가 제공된 반도체 장치에 있어서,
    상기 리드 단자들에 접속된 복수의 리드,
    아일랜드 상부에 제공되고, 상기 리드들과 전기적으로 접속된 일 측부상의 복수의 패드, 대향측상의 전원-전압 패드, 복수의 보조 패드 및 상기 보조 패드의 배선 접속쌍을 함께 갖는 반도체 칩, 및
    상기 반도체 칩의 주변에 연장하고, 제1 단부가 상기 리드 단자중 하나의 단자에 접속되고 제2 단부가 상기 전원-전압 패드에 접속된 연장 리드
    를 포함하며,
    상기 연장 리드의 상기 두 단부는 상기 쌍들중 상기 한쌍의 보조 패드에 각각 접속되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 서스펜션 핀은 상기 두 개의 연장 리드 단부들 사이의 상기 아일랜드로부터 연장하는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 배선은 상기 반도체 칩 내의 다른 회로들과 전기적으로 분리된 것을 특징으로 하는 반도체 장치.
KR1019970028101A 1996-06-27 1997-06-27 패키지일측에만리드단자를구비한반도체장치 KR100270496B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8167283A JP2803642B2 (ja) 1996-06-27 1996-06-27 半導体装置
JP96-167283 1996-06-27

Publications (2)

Publication Number Publication Date
KR980006216A KR980006216A (ko) 1998-03-30
KR100270496B1 true KR100270496B1 (ko) 2000-11-01

Family

ID=15846889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028101A KR100270496B1 (ko) 1996-06-27 1997-06-27 패키지일측에만리드단자를구비한반도체장치

Country Status (4)

Country Link
US (1) US5869884A (ko)
JP (1) JP2803642B2 (ko)
KR (1) KR100270496B1 (ko)
TW (1) TW516192B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US20060214271A1 (en) * 2005-03-23 2006-09-28 Jeremy Loraine Device and applications for passive RF components in leadframes
US11227822B2 (en) 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463444A (ja) * 1990-07-02 1992-02-28 Mitsubishi Electric Corp 半導体記憶装置の製造装置
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
US5304737A (en) * 1991-10-15 1994-04-19 Goldstar Electron Co., Ltd. Semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559749A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Lead frame
JPS5678355U (ko) * 1979-11-13 1981-06-25
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JPH0831555B2 (ja) * 1987-02-16 1996-03-27 日本電装株式会社 Ｓｉｐの製造方法
JP3055362B2 (ja) * 1993-06-11 2000-06-26 松下電器産業株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463444A (ja) * 1990-07-02 1992-02-28 Mitsubishi Electric Corp 半導体記憶装置の製造装置
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
US5304737A (en) * 1991-10-15 1994-04-19 Goldstar Electron Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2803642B2 (ja) 1998-09-24
JPH1012796A (ja) 1998-01-16
KR980006216A (ko) 1998-03-30
TW516192B (en) 2003-01-01
US5869884A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
KR970030750A (ko) 반도체장치 및 그것을 사용한 전자장치
US7414300B2 (en) Molded semiconductor package
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JP2560805B2 (ja) 半導体装置
KR930000614B1 (ko) 반도체 집적회로장치
KR100270496B1 (ko) 패키지일측에만리드단자를구비한반도체장치
EP0394878A2 (en) Semiconductor device having multi-layered wiring structure
US5554881A (en) Constitution of an electrode arrangement in a semiconductor element
US6163042A (en) Semiconductor integrated circuit
KR960019683A (ko) 반도체 장치
KR100210712B1 (ko) 와이어 본딩 안정성을 위한 전극 패드 배열을 갖는 반도체 칩을 이용한 반도체 집적회로 소자
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
JP3182943B2 (ja) ハイブリッドｉｃ
KR100525091B1 (ko) 반도체 패키지
KR950000518B1 (ko) Tab형 반도체 패키지
JPH05190674A (ja) 半導体集積回路装置
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지
KR100206975B1 (ko) 반도체 패키지
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
JPH03104246A (ja) 半導体装置
KR19980035880U (ko) 하이브리드 ic의 쉴드 케이스 접속구조
JPS6211256A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee