JP6986625B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6986625B2
JP6986625B2 JP2020514125A JP2020514125A JP6986625B2 JP 6986625 B2 JP6986625 B2 JP 6986625B2 JP 2020514125 A JP2020514125 A JP 2020514125A JP 2020514125 A JP2020514125 A JP 2020514125A JP 6986625 B2 JP6986625 B2 JP 6986625B2
Authority
JP
Japan
Prior art keywords
lead
connecting portion
region
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020514125A
Other languages
English (en)
Other versions
JPWO2019203139A1 (ja
Inventor
茂 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2019203139A1 publication Critical patent/JPWO2019203139A1/ja
Application granted granted Critical
Publication of JP6986625B2 publication Critical patent/JP6986625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、たとえば電動モータの駆動制御に用いられる半導体装置に関する。
モータの駆動制御に用いられる半導体装置は、たとえば、複数のスイッチング素子（たとえばＭＯＳＦＥＴ）と、これらスイッチング素子を駆動させるためのＩＣとを備えている。特許文献１には、そのような半導体装置の一例が開示されている（図１１参照）。同文献の半導体装置は、ブラシレスＤＣモータの駆動制御に用いられる。
特許文献１の半導体装置は、直流電力を三相交流電力に変換するための６つのスイッチング素子を有している。これらのスイッチング素子は、一方向（図１１に示すｘ方向）に配列されているため、当該半導体装置は、一方向に長く延びた形状となる。これは、装置の小型化を図るという点において、未だ改良の余地がある。
特開２０１７−３４０７９号公報
上述の事情に鑑み、本開示は、小型化に資する半導体装置を提供することをその課題とする。
本開示により提供される半導体装置は、第１方向に長状の搭載部を有する第１リードと、前記搭載部に搭載されたＩＣと、前記搭載部に対して前記第１方向に離間した第１帯状部および当該第１帯状部につながる一対の第２帯状部を有する第２リードであって、前記第１帯状部が、前記第１方向および前記搭載部の厚さ方向の双方に直交する第２方向に長状である第２リードと、前記第２リードを間に挟んで前記第１リードから離間している第３リードと、前記第３リードに電気的に接合され且つ前記ＩＣに導通する複数の第１スイッチング素子と、前記第３リードを間に挟んで前記第２リードから離間する複数の第４リードであって、前記複数の第１スイッチング素子にそれぞれ導通している複数の第４リードと、前記複数の第４リードにそれぞれ電気的に接合される複数の第２スイッチング素子であって、各々が前記ＩＣおよび前記第２リードの双方に導通する複数の第２スイッチング素子と、前記複数の第４リード、前記第１リード、前記第２リードおよび前記第３リードの各々の一部と、前記ＩＣ、前記複数の第１スイッチング素子および前記複数の第２スイッチング素子と、を覆う封止樹脂と、を備える。さらに、前記第１方向視において前記搭載部が前記第１帯状部に重なり、前記搭載部の少なくとも一部が、前記一対の第２帯状部の間に位置している。
好ましくは、前記第１リードは、第１端子部、第１連結部および第１吊り部を含み、前記第１端子部は、前記厚さ方向視において、前記封止樹脂から前記第１方向に突出しており、前記第１連結部は、前記搭載部と前記第１端子部とをつないでおり、前記第１吊り部は、前記第２方向において、前記搭載部を基準として前記第１連結部とは反対側に位置し、かつ前記搭載部から前記第２方向に延びている。
好ましくは、前記第１連結部および前記第１吊り部は、前記一対の第２帯状部に対して、前記第２のリードの前記第１帯状部から遠ざかる方向に配置されている。
好ましくは、前記第１連結部は、前記第１方向および前記第２方向の双方に対して傾斜した領域を有する。
好ましくは、前記第２リードは、前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第２端子部と、前記一対の第２帯状部の一方と前記第２端子部とをつなぐ第２連結部と、前記一対の第２帯状部の他方から前記第２方向に延びる第２吊り部と、を有する。
好ましくは、前記第２連結部は、前記第２方向において前記第１連結部の隣に位置し、前記第２吊り部は、前記第１方向において前記第１吊り部の隣に位置する。
好ましくは、前記第２端子部は、前記第２方向において前記第１端子部の隣に位置する。
好ましくは、前記第２連結部は、前記第１方向および前記第２方向の双方に対して傾斜した領域を有する。
好ましくは、前記第３リードは、前記複数の第１スイッチング素子がそれぞれ電気的に接合される複数の第１パッド部と、前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第３端子部と、前記複数の第１パッド部および前記第３端子部をつなぐ第３連結部と、を有する。
好ましくは、前記複数の第１パッド部は、前記第１方向において前記第２吊り部の隣に位置する第１領域と、前記第１方向において前記第１帯状部の隣に位置する第２領域と、前記第１方向において前記第２連結部の隣に位置する第３領域と、を含み、前記第３連結部は、前記第１領域と前記第３端子部とをつなぐ外側連結部と、前記第１領域と前記第２領域とをつなぐ第１内側連結部と、前記第２領域と前記第３領域とをつなぐ第２内側連結部と、を有し、前記第１方向視において前記第１帯状部が前記第２領域、前記第１内側連結部および前記第２内側連結部に重なり、前記一対の第２帯状部のそれぞれの一部が前記第１内側連結部と前記第２内側連結部との間に位置する。
好ましくは、前記第３リードは、前記第３領域から前記第２方向に延びる第３吊り部を有する。
好ましくは、前記第２領域の一部は、前記第１内側連結部および前記第２内側連結部の双方から前記第１方向に突出している。
好ましくは、前記第１内側連結部および前記第２内側連結部の各々は、前記第２領域から前記第２方向に延びる帯状領域を有し、前記第１内側連結部の前記帯状領域の長さは、前記第２内側連結部の前記帯状領域の長さよりも短い。
好ましくは、前記複数の第４リードの各々は、前記複数の第２スイッチング素子の１つが電気的に接合される第２パッド部と、前記第２パッド部につながり、かつ前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第４端子部と、を有し、前記複数の第４端子部は、前記第３端子部とともに前記第２方向に配列されている。
好ましくは、前記複数の第２パッド部のいずれかの一部が、前記第１方向視において前記第１領域に重なり、かつ前記外側連結部と前記第１内側連結部との間に位置する。
好ましくは、前記封止樹脂は、互いに前記第２方向に離間する一対の側面を有し、前記一対の側面の一方から前記第１吊り部および前記第２吊り部のそれぞれの端面が露出し、前記一対の側面の他方から前記第３吊り部の端面が露出している。
好ましくは、前記厚さ方向視において、前記ＩＣは、前記第１方向に延びる帯状である。
本開示にかかる構成によれば、半導体装置の小型化を図ることが可能である。
本開示に係る構成の他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態に基づく半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図（封止樹脂を透過）である。 図３に示す構成の一部を示す図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の背面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図３のＩＸ−ＩＸ線に沿う断面図である。 図３のＸ−Ｘ線に沿う断面図である。 図３のＸＩ−ＸＩ線に沿う断面図である。 図３のＸＩＩ−ＸＩＩ線に沿う断面図である。 図３のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 図３のＸＩＶ−ＸＩＶ線に沿う部分断面図である。 図３のＸＶ−ＸＶ線に沿う部分断面図である。 図１に示す半導体装置の機能ブロック図である。 第２実施形態に基づく半導体装置の平面図（封止樹脂を透過）である。 図１７に示す半導体装置の正面図である。 図１７に示す半導体装置の背面図である。 図１７のＸＸ−ＸＸ線に沿う断面図である。 図１７のＸＸＩ−ＸＸＩ線に沿う断面図である。 図１７のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 図１７に示す半導体装置を説明する回路図である。
以下、本開示の実施形態について、添付図面に基づいて説明する。
図１〜図１５を参照しつつ、第１実施形態に基づく半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１リード１１、第２リード１２、第３リード１３、複数の第４リード１４、複数のブートリード１５、複数の制御リード１６、ＩＣ２０、複数の第１スイッチング素子３１、複数の第２スイッチング素子３２、および封止樹脂５０を備える。さらに、半導体装置Ａ１０は、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、複数の第１電位ワイヤ４４１、第２電位ワイヤ４４２、複数のブートワイヤ４５、接地ワイヤ４６および複数の制御ワイヤ４７を備える。図３では、理解の便宜上、封止樹脂５０を透過して示している（二点鎖線参照）。図９〜図１５は、図３に示す一点鎖線（ＩＸ−ＩＸ、Ｘ−Ｘ、等）に沿う断面図である。
半導体装置Ａ１０の説明においては適宜、図１〜１５に示すように、互いに直交する３つの方向ｘ、ｙおよびｚを参照する。本開示では、方向ｚは、「厚さ方向」とも称され、たとえば第１リード１１の搭載部（後述）に直交する方向である。方向ｘおよび方向ｙは、方向ｚに対して直交しており、それぞれ、「第１方向」および「第２方向」とも称される。なお、後述する半導体装置Ａ２０も、同様の３つの方向ｘ、ｙおよびｚを参照して説明される。
半導体装置Ａ１０は、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２により、直流電力を三相交流電力に変換する機能を有する。半導体装置Ａ１０は、たとえば、ブラシレスＤＣモータの駆動制御に用いられる。
第１リード１１、第２リード１２、第３リード１３、複数の第４リード１４、複数のブートリード１５および複数の制御リード１６は、同一のリードフレームから構成された導電部材である。これらの導電部材は、各機能素子（ＩＣ２０、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２）と、半導体装置Ａ１０が実装される配線基板との間の導電経路の一部を構成している。リードフレームの構成材料は、銅（Ｃｕ）または銅合金である。
第１リード１１は、図３に示すように、搭載部１１１、第１端子部１１２、第１連結部１１３および第１吊り部１１４を有する。
図３に示すように、搭載部１１１は、第１方向ｘに延びている。厚さ方向ｚ視において、搭載部１１１は、第１方向ｘに沿った長辺を有する矩形状である。図９および図１０に示すように、搭載部１１１は、厚さ方向ｚを向く主面１１１Ａを有する。図に示す例では、主面１１１Ａは、厚さ方向ｚに対し直交する。主面１１１Ａは、たとえば銀（Ａｇ）めっき層で覆われてもよい。
図２および図３に示すように、第１端子部１１２は、厚さ方向ｚ視において封止樹脂５０から第１方向ｘに（図では左に）突出している。第１端子部１１２は、第２方向ｙ視において、たとえば２カ所で屈曲している（図５に示す第２リード１２の第２端子部１２３と同様である）。第１端子部１１２は、たとえば、錫（Ｓｎ）めっき層、または錫−銀合金めっき層で覆われている。
図３に示すように、第１連結部１１３は、搭載部１１１と第１端子部１１２とをつないでいる。第１連結部１１３は、第１方向ｘおよび第２方向ｙの双方に対して傾斜した領域１１３Ａを有する。第１連結部１１３の表面（主面１１１Ａと同じ側を向く面）は、たとえば銀めっき層で覆われてもよい。
図３に示すように、第１吊り部１１４は、第２方向ｙにおいて搭載部１１１に対して第１連結部１１３とは反対側に位置する。第１吊り部１１４は、第２方向ｙに延びている。搭載部１１１は、第２方向ｙにおいて、第１連結部１１３と第１吊り部１１４とに挟まれた構成となっている。第２方向ｙを向く第１吊り部１１４の端面１１４Ａは、封止樹脂５０から露出している（図６参照）。図３において、第１吊り部１１４および第１連結部１１３は、第２リード１２の一対の第２帯状部１２２Ａ，１２２Ｂ（後述）に対し、左側に離間するように（第２リード１２の第１帯状部１２１から遠ざかる方向に）配置されている。
第２リード１２は、図３に示すように、第１リード１１から離間し且つ同リードの外縁に沿って延びるように設けられている。図に示す例では、第２リード１２は、大略、第１リード１１の右側に配置されている。図３および図４に示すように、第２リード１２は、第１帯状部１２１、一対の第２帯状部１２２Ａ，１２２Ｂ、第２端子部１２３、第２連結部１２４、第２吊り部１２５および第２補助吊り部１２６を有する。
図４に示すように、第１帯状部１２１は、搭載部１１１の右側に位置する。第１帯状部１２１は、第２方向ｙに延びている。図１０に示すように、第１方向ｘ視において搭載部１１１が第１帯状部１２１に重なっている。すなわち、たとえば封止樹脂５０の底面を基準として、搭載部１１１および第１帯状部１２１は、同じ高さ位置にある。
図４に示すように、一対の第２帯状部１２２Ａ，１２２Ｂは、第１帯状部１２１の両端１２１Ａ（第２方向ｙにおいて互いに離間）から左側に延びている。厚さ方向ｚ視において、第１帯状部１２１と各第２帯状部１２２Ａ，１２２Ｂとは、直交している。搭載部１１１の少なくとも一部が、一対の第２帯状部１２２Ａ，１２２Ｂの間に位置している。第１帯状部１２１および一対の第２帯状部１２２Ａ，１２２Ｂのそれぞれの表面（図４に示された面）は、たとえば銀めっき層で覆われてもよい。
図２および図３に示すように、第２端子部１２３は、厚さ方向ｚ視において封止樹脂５０から左側に突出している。第２端子部１２３は、図５に示すように、第２方向ｙ視において屈曲している。具体的には、第２端子部１２３は、封止樹脂５０の側面から所定距離だけ離れた第１の点で屈曲して斜め下方に延びた後、第２の点で屈曲してほぼ水平方向（方向ｘ）に延びている。第２端子部１２３は、第２方向ｙにおいて第１端子部１１２の隣に位置する。第２端子部１２３は、錫めっき層、または錫−銀合金めっき層などで覆われている。
図３に示すように、第２連結部１２４は、第２帯状部１２２Ａと、第２端子部１２３とをつないでいる。第１方向ｘにおいて、第２連結部１２４は、一対の第２帯状部１２２Ａ，１２２Ｂの左側に位置する。また、第２方向ｙにおいて、第２連結部１２４は、第１連結部１１３の隣に位置する。第２連結部１２４は、第１方向ｘおよび第２方向ｙの双方に対して傾斜した領域１２４Ａを有する。第２連結部１２４の表面（図３に示された面）は、たとえば銀めっき層で覆われてもよい。
図３に示すように、第２吊り部１２５は、第２帯状部１２２Ｂから第２方向ｙに延びている。第１方向ｘにおいて、第２吊り部１２５の少なくとも一部は、一対の第２帯状部１２２Ａ，１２２Ｂの左側に位置する。また、第１方向ｘにおいて、第２吊り部１２５は、第１吊り部１１４の隣に位置する。第２方向ｙを向く第２吊り部１２５の端面１２５Ａは、封止樹脂５０から露出している（図６参照）。
図３に示すように、第２連結部１２４は、第１方向ｘに平行に延びる部分を有しており、当該部分から第２補助吊り部１２６が、第２方向ｙに延びている。第２方向ｙを向く第２補助吊り部１２６の端面１２６Ａは、封止樹脂５０から露出している（図５参照）。
第３リード１３は、図３に示すように、第２リード１２の右側に配置されている。第３リード１３は、複数の第１パッド部１３０、第３端子部１３２、第３連結部１３３、第３吊り部１３４および第３補助吊り部１３５を有する。同図に示す例では、３つの第１パッド部１３０が設けられている。
図３に示すように、複数の第１パッド部１３０には、複数の第１スイッチング素子３１がそれぞれ電気的に接合される。図９、図１０および図１４に示すように、複数の第１パッド部１３０の各々は、上側（厚さ方向ｚにおいて搭載部１１１の主面１１１Ａが向く方向）を向く主面１３０Ａを有する。主面１３０Ａは、たとえば銀めっき層で覆われてもよい。複数の第１パッド部１３０は、複数の領域を含む。図３に示す例では、第１領域１３１Ａ、第２領域１３１Ｂおよび第３領域１３１Ｃが設けられている。
図３に示すように、第１領域１３１Ａは、第２吊り部１２５の近くに配置されている。第１方向ｘにおいて、第１領域１３１Ａの少なくとも一部は、第２吊り部１２５の隣に位置する。また、第２方向ｙにおいて、第１領域１３１Ａは、第２帯状部１２２Ｂの隣に位置する。図３および図１０に示すように、第１領域１３１Ａには、厚さ方向ｚに貫通する一対の孔１３０Ｂが設けられている。一対の孔１３０Ｂは、第２方向ｙにおいて、第１スイッチング素子３１を挟んで互いに離間配置されている。図３および図１４に示すように、第１領域１３１Ａには、主面１３０Ａから凹む複数の溝部１３０Ｃが形成されている。これらの複数の溝部１３０Ｃは、第１スイッチング素子３１の周囲において互いに離間して配置されている。複数の溝部１３０Ｃは、たとえばＶノッチ加工により形成することができる。また、他の溝部（後述）と同様に、複数の溝部１３０Ｃは、第１スイッチング素子３１を第１領域１３１Ａに接合するためのハンダを堰き止める機能を有する。
図３および図４に示すように、第２領域１３１Ｂは、第１方向ｘにおいて、第２リード１２の第１帯状部１２１の隣に位置する。第２領域１３１Ｂには、溝部１３０Ｃが形成されている。溝部１３０Ｃは、第１スイッチング素子３１の右側に位置している。
図３に示すように、第３領域１３１Ｃは、第１方向ｘにおいて、第２リード１２の第２連結部１２４の隣に位置する。また、第３領域１３１Ｃは、第２方向ｙにおいて第２のリード１２の第２帯状部１２２Ａの隣に位置する。第３領域１３１Ｃには、溝部１３０Ｃが形成されている。溝部１３０Ｃは、第１スイッチング素子３１の左側に位置している。
図２および図３に示すように、第３端子部１３２は、厚さ方向ｚ視において封止樹脂５０から右側に突出している。第３端子部１３２は、図６に示すように、第２方向ｙ視において屈曲している。第３端子部１３２は、錫めっき層、または錫−銀合金めっき層などで覆われている。
図３に示すように、第３連結部１３３は、複数の第１パッド部１３０および第３端子部１３２を相互につないでいる。第３連結部１３３は、外側連結部１３３Ａ、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃを含む。
図３に示すように、外側連結部１３３Ａは、第１領域１３１Ａと第３端子部１３２とをつないでいる。外側連結部１３３Ａは、第１方向ｘに延びている。
図３に示すように、第１内側連結部１３３Ｂは、第１領域１３１Ａと第２領域１３１Ｂとをつないでいる。図４に示すように、第１内側連結部１３３Ｂは、第１領域１３１Ａから第１方向ｘに延びる第１帯状領域１３６Ａと、第２領域１３１Ｂから第２方向ｙに延びる第２帯状領域１３７Ａとを有する。第２領域１３１Ｂにつながる第２帯状領域１３７Ａの端部には、溝部１３３Ｄが設けられている。溝部１３３Ｄは、第３連結部１３３の表面から凹んでいる。溝部１３３Ｄは、上述の溝部１３０Ｃと同一の手法により形成される。
図３に示すように、第２内側連結部１３３Ｃは、第２領域１３１Ｂと第３領域１３１Ｃとをつないでいる。図４に示すように、第２内側連結部１３３Ｃは、第３領域１３１Ｃから第１方向ｘに延びる第１帯状領域１３６Ｂと、第２領域１３１Ｂから第２方向ｙに延びる第２帯状領域１３７Ｂとを有する。第３領域１３１Ｃにつながる第１帯状領域１３６Ｂの端部と、第２領域１３１Ｂにつながる第２帯状領域１３７Ｂの端部とには、それぞれ溝部１３３Ｄが形成されている。
図３に示すように、第２領域１３１Ｂの一部は、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃの双方から右側に突出している。図４に示すように、第１内側連結部１３３Ｂの第２帯状領域１３７Ａの長さＬａは、第２内側連結部１３３Ｃの第２帯状領域１３７Ｂの長さＬｂよりも小である。
図３に示すように、第３吊り部１３４は、第３領域１３１Ｃから第２方向ｙに延びている。第２方向ｙを向く第３吊り部１３４の端面１３４Ａは、封止樹脂５０から露出している（図５参照）。端面１３４Ａは、第１方向ｘにおいて互いに離間した一対の領域を有する。第３領域１３１Ｃにつながる第３吊り部１３４の端部には、複数の溝部１３４Ｂが形成されている。複数の溝部１３４Ｂは、第３吊り部１３４の表面から凹んでいる。複数の溝部１３４Ｂは、複数の溝部１３０Ｃと同一の手法により形成される。
図３に示すように、第３補助吊り部１３５は、外側連結部１３３Ａから第２方向ｙに延びている。第２方向ｙを向く第３補助吊り部１３５の端面１３５Ａは、封止樹脂５０から露出している(図６参照)。
図１１に示すように、第１方向ｘ視において第１帯状部１２１が、第２領域１３１Ｂ、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃに重なっている。図４に示すように、一対の第２帯状部１２２Ａ，１２２Ｂの各々の一部が、第１内側連結部１３３Ｂと第２内側連結部１３３Ｃとの間に位置する。
複数の第４リード１４は、図３に示すように、第３リード１３の右側に位置する。複数の第４リード１４の各々は、第２パッド部１４１および第４端子部１４２を有する。
図３に示すように、各第２パッド部１４１には、第２スイッチング素子３２が電気的に接合される。第２パッド部１４１は、主面１４１Ａを有する。主面１３０Ａは、たとえば銀めっき層で覆われてもよい。
図２および図３に示すように、各第４端子部１４２は、厚さ方向ｚ視において封止樹脂５０から右側に突出している。各第４端子部１４２は、対応する第２パッド部１４１につながっている。複数の第４端子部１４２は、第３端子部１３２とともに第２方向ｙに配列されている。各第４端子部１４２は、第１〜第３端子部と同様に、第２方向ｙ視において屈曲している（図５、図６参照）。各第４端子部１４２は、錫めっき層、または錫−銀合金めっき層などで覆われている。
図３に示すように、複数の第４リード１４は、Ｕ相リード１４Ａ、Ｖ相リード１４ＢおよびＷ相リード１４Ｃを含む。
図１２に示すように、Ｕ相リード１４Ａの第２パッド部１４１の一部が、第１方向ｘ視において第１領域１３１Ａに重なっている。Ｕ相リード１４Ａの第２パッド部１４１の一部が、外側連結部１３３Ａと第１内側連結部１３３Ｂとの間に位置する。図３および図１３に示すように、Ｕ相リード１４Ａの第２パッド部１４１には、厚さ方向ｚに貫通する孔１４１Ｂが設けられている。孔１４１Ｂは、第２スイッチング素子３２の右側に位置する。図３および図１５に示すように、Ｕ相リード１４Ａの第２パッド部１４１には、主面１４１Ａから凹む複数の溝部１４１Ｃが形成されている。これらの複数の溝部１４１Ｃは、第２スイッチング素子３２の周囲に位置する。なお、複数の溝部１４１Ｃは、複数の溝部１３０Ｃと同一の手法により形成される。
図３に示すように、Ｖ相リード１４Ｂの第２パッド部１４１は、第１方向ｘにおいて第２内側連結部１３３Ｃの隣に位置する。Ｖ相リード１４Ｂの第２パッド部１４１には、複数の溝部１４１Ｃが形成されている。これらの複数の溝部１４１Ｃは、第２スイッチング素子３２の周囲に位置する。
図３に示すように、Ｗ相リード１４Ｃの第２パッド部１４１は、第１方向ｘにおいて第３領域１３１Ｃおよび第３吊り部１３４の双方の隣に位置する。また、Ｗ相リード１４Ｃの第２パッド部１４１は、第２方向ｙにおいて第２内側連結部１３３Ｃの隣に位置する。Ｗ相リード１４Ｃの第２パッド部１４１には、複数の溝部１４１Ｃが形成されている。これらの複数の溝部１４１Ｃは、第２スイッチング素子３２の周囲に位置する。
複数のブートリード１５は、図３に示すように、第３リード１３の右側に位置する。複数のブートリード１５の各々は、第２方向ｙにおいて、対応する第４リード１４の隣に位置する。各ブートリード１５は、ブート接続部１５１およびブート端子部１５２を有する。
図３に示すように、各ブート接続部１５１の少なくとも一部は、第２方向ｙにおいて、各第２パッド部１４１に重なるように配置されている。各ブート接続部１５１の表面は、たとえば銀めっき層で覆われてもよい。
図２および図３に示すように、各ブート端子部１５２は、厚さ方向ｚ視において封止樹脂５０から右側に突出している。各ブート端子部１５２は、対応するブート接続部１５１につながっている。複数のブート端子部１５２は、第３端子部１３２と、複数の第４端子部１４２とともに第２方向ｙに配列されている。各ブート端子部１５２は、第１〜第４端子部と同様に、第２方向ｙ視において屈曲している。各ブート端子部１５２は、錫めっき層、または錫−銀合金めっき層などで覆われている。
複数の制御リード１６は、図３に示すように、第１リード１１の左側に位置する。各制御リード１６は、制御接続部１６１および制御端子部１６２を有する。
図３に示すように、搭載部１１１は、第１連結部１１３の領域１１３Ａおよび第１吊り部１１４に対して第１方向ｘの左側に突出した部分を有している。複数の制御接続部１６１は、略円弧状の曲線（あるいは折れ線）に沿って互いに離間し、かつ各々が、搭載部１１１の前記突出部分に対向するように配置されている。各制御接続部１６１の表面は、たとえば銀めっき層で覆われてもよい。
図２および図３に示すように、各制御端子部１６２は、厚さ方向ｚ視において封止樹脂５０から左側に突出している。各制御端子部１６２は、対応する制御接続部１６１につながっている。複数の制御端子部１６２は、第１端子部１１２および第２端子部１２３とともに第２方向ｙに配列されている。各制御端子部１６２は、他の端子部と同様に、図６に示すように第２方向ｙ視において屈曲している。制御端子部１６２は、錫めっき層、または錫−銀合金めっき層などで覆われている。
ＩＣ２０は、図３、図９および図１０に示すように、搭載部１１１に搭載されている。ＩＣ２０は、たとえば、コントローラ回路２１およびドライバ回路２２（図１６参照）を備える。コントローラ回路２１は、ドライバ回路２２を制御する。ドライバ回路２２は、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２を駆動させるためのゲート電圧を出力する。厚さ方向ｚ視において、ＩＣ２０は、第１方向ｘに延びている。ＩＣ２０の表面には、複数の電極２０Ａが設けられている。各電極２０Ａは、コントローラ回路２１およびドライバ回路２２のいずれかに導通している。図３に示すように、複数の電極２０Ａのいくつかは、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２に個別に導通している。その他の電極２０Ａは、第１リード１１、第２リード１２、複数のブートリード１５および複数の制御リード１６に個別に導通している。各電極２０Ａは、たとえばアルミニウム（Ａｌ）からなる。
図９および図１０に示すように、半導体装置Ａ１０は、接合層２９を備える。接合層２９は、搭載部１１１の主面１１１Ａと、ＩＣ２０との間に介在している。接合層２９は、たとえば銀ペーストからなる。銀ペーストは、銀の微粒子を、たとえばエポキシ樹脂に混合させたものである。ＩＣ２０は、接合層２９により主面１１１Ａに接合される。
複数の第１スイッチング素子３１は、図３、図９および図１０に示すように、複数の第１パッド部１３０（第３リード１３）の主面１３０Ａに個別かつ電気的に接合されている。これにより、半導体装置Ａ１０では、第１領域１３１Ａ、第２領域１３１Ｂおよび第３領域１３１Ｃのそれぞれに、第１スイッチング素子３１が電気的に接合された構成となる。複数の第１スイッチング素子３１は、複数の第２パッド部１４１（第４リード１４）に個別に導通している。複数の第１スイッチング素子３１は、シリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）を主成分としたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、複数の第１スイッチング素子３１は、ＭＯＳＦＥＴ以外の半導体素子を適用してもよい。半導体装置Ａ１０では、第１スイッチング素子３１がｎチャンネル型のＭＯＳＦＥＴである場合について説明する。図１４に示すように、各第１スイッチング素子３１は、第１素子主面３１Ａ、第１素子裏面３１Ｂ、第１主面電極３１１、第１裏面電極３１２および第１ゲート電極３１３を有する。第１素子主面３１Ａおよび第１素子裏面３１Ｂは、厚さ方向ｚにおいて、互いに反対側を向く。
図３および図１４に示すように、第１主面電極３１１は、第１素子主面３１Ａに設けられている。第１主面電極３１１は、第１スイッチング素子３１のソース電極である。
図１４に示すように、第１裏面電極３１２は、第１素子裏面３１Ｂの全体を覆うように設けられている。第１裏面電極３１２は、第１スイッチング素子３１のドレイン電極である。
図３および図１４に示すように、第１ゲート電極３１３は、第１素子主面３１Ａに設けられている。第１ゲート電極３１３は、第１スイッチング素子３１のゲート電極である。厚さ方向ｚ視において、第１ゲート電極３１３の面積は、第１主面電極３１１の面積よりも小である。
複数の第２スイッチング素子３２は、図３、図１１および図１３に示すように、複数の第２パッド部１４１（第４リード１４）の主面１４１Ａに個別かつ電気的に接合されている。これにより、半導体装置Ａ１０では、Ｕ相リード１４Ａ、Ｖ相リード１４ＢおよびＷ相リード１４Ｃのそれぞれに、第２スイッチング素子３２が電気的に接合された構成となる。複数の第２スイッチング素子３２は、第２リード１２に導通している。複数の第２スイッチング素子３２は、複数の第１スイッチング素子３１と同一の半導体素子である。図１５に示すように、各第２スイッチング素子３２は、第２素子主面３２Ａ、第２素子裏面３２Ｂ、第２主面電極３２１、第２裏面電極３２２および第２ゲート電極３２３を有する。第２素子主面３２Ａおよび第２素子裏面３２Ｂは、厚さ方向ｚにおいて互いに反対側を向く。
図３および図１５に示すように、第２主面電極３２１は、第２素子主面３２Ａに設けられている。第２主面電極３２１は、第２スイッチング素子３２のソース電極である。
図１５に示すように、第２裏面電極３２２は、第２素子裏面３２Ｂの全体を覆うように設けられている。第２裏面電極３２２は、第２スイッチング素子３２のドレイン電極である。
図３および図１５に示すように、第２ゲート電極３２３は、第２素子主面３２Ａに設けられている。第２ゲート電極３２３は、第２スイッチング素子３２のゲート電極である。厚さ方向ｚ視において、第２ゲート電極３２３の面積は、第２主面電極３２１の面積よりも小とされている。
図９〜図１５に示すように、半導体装置Ａ１０は、複数の導電接合層３９を備える。複数の導電接合層３９のいくつかは、複数の第１パッド部１３０の主面１３０Ａと、複数の第１スイッチング素子３１の第１裏面電極３１２との間に個別に介在している。その他の複数の導電接合層３９は、複数の第２パッド部１４１の主面１４１Ａと、複数の第２スイッチング素子３２の第２裏面電極３２２との間に個別に介在している。複数の第１スイッチング素子３１は、複数の導電接合層３９により複数の主面１３０Ａに個別かつ電気的に接合されている。これにより、複数の第１裏面電極３１２は、第３リード１３に導通している。複数の第２スイッチング素子３２は、複数の導電接合層３９により複数の主面１４１Ａに個別かつ電気的に接合されている。これにより、複数の第２裏面電極３２２は、複数の第４リード１４に導通している。複数の導電接合層３９は、たとえば、錫を主成分とする鉛フリーはんだである。
複数の第１ワイヤ４１は、図３に示すように、複数の第１スイッチング素子３１の第１主面電極３１１と、複数の第２パッド部１４１とに個別に接続される。複数の第１ワイヤ４１により、複数の第４リード１４は、複数の第１スイッチング素子３１に個別に導通している。複数の第１ワイヤ４１の構成材料は、たとえば、金（Ａｕ）、銅、銀およびアルミニウムである。
複数の第２ワイヤ４２は、図３に示すように、複数の第２スイッチング素子３２の第２主面電極３２１と、第２リード１２（一対の第２帯状部１２２Ａ，１２２Ｂ）に個別に接続される。複数の第２ワイヤ４２により、複数の第２スイッチング素子３２は、第２リード１２に導通している。複数の第２ワイヤ４２の構成材料は、たとえば、金、銅、銀およびアルミニウムである。
複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、複数の第１電位ワイヤ４４１、第２電位ワイヤ４４２、複数のブートワイヤ４５、接地ワイヤ４６および複数の制御ワイヤ４７は、図３に示すように、いずれもＩＣ２０の複数の電極２０Ａに個別に接続される。これらのワイヤの構成材料は、たとえば、金、銅、銀およびアルミニウムである。
複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、複数の第１電位ワイヤ４４１、第２電位ワイヤ４４２、複数のブートワイヤ４５、接地ワイヤ４６および複数の制御ワイヤ４７の構成材料を、全てアルミニウムとした場合について説明する。この場合は、複数の第１ワイヤ４１および複数の第２ワイヤ４２のそれぞれの直径は、複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、複数の第１電位ワイヤ４４１、第２電位ワイヤ４４２、複数のブートワイヤ４５、接地ワイヤ４６および複数の制御ワイヤ４７のそれぞれの直径よりも大である。これは、半導体装置Ａ１０において、複数の第１ワイヤ４１および複数の第２ワイヤ４２に流れる電流が、他の複数のワイヤに流れる電流よりも大であることによる。半導体装置Ａ１０における複数のワイヤの構成材料をアルミニウム以外（金、銅および銀など）とした場合であっても、複数の第１ワイヤ４１および複数の第２ワイヤ４２のそれぞれの直径を、他のワイヤの直径よりも大としてもよい。
半導体装置Ａ１０において、複数の第１ワイヤ４１、複数の第２ワイヤ４２、第２電位ワイヤ４４２、複数のブートワイヤ４５、接地ワイヤ４６および複数の制御ワイヤ４７の構成材料を銅とし、かつ複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２および複数の第１電位ワイヤ４４１の構成材料を金としてもよい。このように、半導体装置Ａ１０において、ワイヤの構成材料を、１種類のみならず、複数種類としてもよい。
複数の第１ゲートワイヤ４３１は、図３に示すように、ＩＣ２０の複数の電極２０Ａと、複数の第１スイッチング素子３１の第１ゲート電極３１３とに個別に接続されている。複数の第１ゲートワイヤ４３１により、複数の第１ゲート電極３１３は、ＩＣ２０のドライバ回路２２に導通している（図１６参照）。ドライバ回路２２から出力されたゲート電圧は、複数の第１ゲートワイヤ４３１を介して、複数の第１ゲート電極３１３に個別に印加される。
複数の第２ゲートワイヤ４３２は、図３に示すように、ＩＣ２０の複数の電極２０Ａと、複数の第２スイッチング素子３２の第２ゲート電極３２３とに個別に接続されている。複数の第２ゲートワイヤ４３２により、複数の第２ゲート電極３２３は、ＩＣ２０のドライバ回路２２に導通している（図１６参照）。ドライバ回路２２から出力されたゲート電圧は、複数の第２ゲートワイヤ４３２を介して、複数の第２ゲート電極３２３に個別に印加される。
複数の第１電位ワイヤ４４１は、図３に示すように、ＩＣ２０の複数の電極２０Ａと、複数の第１スイッチング素子３１の第１主面電極３１１とに個別に接続されている。複数の第１電位ワイヤ４４１により、複数の第１主面電極３１１は、ＩＣ２０のドライバ回路２２に導通している（図１６参照）。複数の第１主面電極３１１は、複数の第４リード１４に個別に導通している。複数の第１スイッチング素子３１を駆動させるためのゲート電圧を生み出すゲート電源の負電位は、複数の第１スイッチング素子３１の各々に対して異なる。また、当該ゲート電圧は、複数の第２スイッチング素子３２を駆動させるためのゲート電圧よりも高いことが要求される。こうした事情から、当該ゲート電圧を生み出すゲート電源は、図１６に示す半導体装置Ａ１０に導通する複数のコンデンサＣを含んで構成される。複数のコンデンサＣは、複数の第１スイッチング素子３１に個別に対応している。複数の第１電位ワイヤ４４１は、複数のコンデンサＣのそれぞれの負電位をＩＣ２０のドライバ回路２２に伝達する。
第２電位ワイヤ４４２は、図３に示すように、ＩＣ２０の電極２０Ａと、第２リード１２とに接続されている。複数の第２スイッチング素子３２の第２主面電極３２１は、複数の第２ワイヤ４２、第２リード１２および第２電位ワイヤ４４２を介して、ＩＣ２０のコントローラ回路２１に導通している（図１６参照）。このことは、複数の第２スイッチング素子３２を駆動させるためのゲート電圧を生み出すゲート電源の負電位は、いずれも共通であることを意味する。当該ゲート電源は、ＩＣ２０を駆動させるための電源に含まれる。第２電位ワイヤ４４２は、複数の第２スイッチング素子３２の第２主面電極３２１における電位をＩＣ２０のコントローラ回路２１に伝達する。また、第２電位ワイヤ４４２を介して、複数の第２スイッチング素子３２から流れるソース電流がコントローラ回路２１において検出される。
複数のブートワイヤ４５は、図３に示すように、ＩＣ２０の複数の電極２０Ａと、複数のブート接続部１５１とに個別に接続されている。複数のブートリード１５は、複数のブートワイヤ４５を介して、ＩＣ２０のドライバ回路２２に導通している（図１６参照）。
接地ワイヤ４６は、図３に示すように、ＩＣ２０の電極２０Ａと、第１連結部１１３とに接続されている。第１リード１１は、接地ワイヤ４６を介してＩＣ２０のコントローラ回路２１に導通している（図１６参照）。
複数の制御ワイヤ４７は、図３に示すように、ＩＣ２０の複数の電極２０Ａと、複数の制御接続部１６１とに個別に接続されている。複数の制御リード１６は、複数の制御ワイヤ４７を介してＩＣ２０のコントローラ回路２１に導通している（図１６参照）。
封止樹脂５０は、図３に示すように、第１リード１１、第２リード１２、第３リード１３、複数の第４リード１４、複数のブートリード１５および複数の制御リード１６の各々の一部を覆っている。封止樹脂５０は、図３に示すように、ＩＣ２０、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２を覆っている。封止樹脂５０の構成材料は、たとえば、黒色のエポキシ樹脂である。図２および図５〜図８に示すように、封止樹脂５０は、一対の第１側面５１Ａ，５１Ｂと、一対の第２側面５２Ａ，５２Ｂと、を有する。
図２、図７および図８に示すように、一対の第１側面５１Ａ，５１Ｂは、互いに第１方向ｘに離間している。図２では、第１側面５１Ａは、右側を向き、第１側面５１Ｂは、左側を向いている。第３端子部１３２、複数の第４端子部１４２および複数のブート端子部１５２が、厚さ方向ｚ視において第１側面５１Ａから右側に突出している。一方、第１端子部１１２、第２端子部１２３および複数の制御端子部１６２が、厚さ方向ｚ視において第１側面５１Ｂから左側に突出している。
図２、図５および図６に示すように、一対の第２側面５２Ａ，５２Ｂは、互いに第２方向ｙに離間している。図２では、第２側面５２Ａは、上側を向き、第２側面５２Ｂは、下側を向く。図６に示すように、第２側面５２Ａから、第１吊り部１１４の端面１１４Ａ、第２吊り部１２５の端面１２５Ａ、および第３補助吊り部１３５の端面１３５Ａが露出している。図５に示すように、第２側面５２Ｂから、第２補助吊り部１２６の端面１２６Ａ、第３吊り部１３４の端面１３４Ａ、および第２パッド部１４１（Ｗ相リード１４Ｃ）の端面１４１Ｄが露出している。
図１６に基づき、半導体装置Ａ１０の回路構成について説明する。
複数の第４端子部１４２は、Ｕ相出力端子１４２Ａ、Ｖ相出力端子１４２ＢおよびＷ相出力端子１４２Ｃを含む。Ｕ相出力端子１４２Ａは、Ｕ相リード１４Ａの第４端子部１４２を指す。Ｖ相出力端子１４２Ｂは、Ｖ相リード１４Ｂの第４端子部１４２を指す。Ｗ相出力端子１４２Ｃは、Ｗ相リード１４Ｃの第４端子部１４２を指す。複数の制御端子部１６２は、ＶＣＣ端子１６２Ａ、ＶＳＰ端子１６２Ｂ、一対のＨＵ端子１６２Ｃ、一対のＨＶ端子１６２Ｄ、一対のＨＷ端子１６２Ｅ、ＦＧＳ端子１６２Ｆ、ＦＧ端子１６２ＧおよびＲＴ端子１６２Ｈを含む。
図１６に示すように、半導体装置Ａ１０には、駆動制御対象となるモータ８０が接続されている。モータ８０は、ブラシレスＤＣモータである。モータ８０は、Ｕ相出力端子１４２Ａ、Ｖ相出力端子１４２Ｂ、Ｗ相出力端子１４２Ｃ、一対のＨＵ端子１６２Ｃ、一対のＨＶ端子１６２Ｄおよび一対のＨＷ端子１６２Ｅに導通している。Ｕ相出力端子１４２Ａ、Ｖ相出力端子１４２ＢおよびＷ相出力端子１４２Ｃは、モータ８０の３つのステータ（図示略）に個別に導通している。一対のＨＵ端子１６２Ｃ、一対のＨＶ端子１６２Ｄおよび一対のＨＷ端子１６２Ｅは、モータ８０の内部に配置された３つのホール素子（図示略）に個別に導通している。
ＩＣ２０のコントローラ回路２１は、ホールアンプ２１１、三角波発生器２１２、ＰＷＭ信号変換部２１３、過電流保護部２１４、第１電圧低下保護部２１５および三相分配ロジック２１６を有する。
ホールアンプ２１１は、複数の制御ワイヤ４７を介して一対のＨＵ端子１６２Ｃ、一対のＨＶ端子１６２Ｄおよび一対のＨＷ端子１６２Ｅに導通している。ホールアンプ２１１は、モータ８０の内部に配置されたホール素子から出力された３種類のホール電圧をそれぞれ増幅する。これらのホール電圧は、モータ８０のロータ（図示略）の軸方向回りの位置を示す信号である。ホールアンプ２１１により増幅された３種類のホール電圧は、三相分配ロジック２１６に入力される。
三角波発生器２１２は、制御ワイヤ４７を介してＲＴ端子１６２Ｈに導通している。三角波発生器２１２は、ＲＴ端子１６２Ｈに入力された信号に基づき三角波を発生させる。三角波は、ＰＷＭ（Pulse Width Modulation）制御によりドライバ回路２２を制御する際のキャリア信号となる。キャリア信号は、ＰＷＭ信号変換部２１３に入力される。
ＰＷＭ信号変換部２１３は、制御ワイヤ４７を介してＶＳＰ端子１６２Ｂに導通している。ＶＳＰ端子１６２Ｂからは、モータ８０を駆動させるための基礎となる変調波信号が入力される。変調波信号は、正弦波信号である。ＰＷＭ信号変換部２１３では、三角波発生器２１２から入力されたキャリア信号と、ＶＳＰ端子１６２Ｂから入力された変調波信号とを、双方の対比に基づきパルス波であるＰＷＭ信号に変換する。ＰＷＭ信号は、三相分配ロジック２１６に入力される。
過電流保護部２１４は、第２電位ワイヤ４４２、第２リード１２および複数の第２ワイヤ４２を介して複数の第２スイッチング素子３２に導通している。過電流保護部２１４は、複数の第２スイッチング素子３２に流れるソース電流を検出する。過電流保護部２１４では、当該ソース電流の検出結果に基づく信号が生成される。当該信号は、三相分配ロジック２１６に入力される。
第１電圧低下保護部２１５は、制御ワイヤ４７を介してＶＣＣ端子１６２Ａに導通している。ＶＣＣ端子１６２Ａには、ＩＣ２０を駆動させるための電力が入力される。このため、ＶＣＣ端子１６２Ａにおける電位が、ＩＣ２０を駆動させるための電源の正電位となる。第１電圧低下保護部２１５は、ＶＣＣ端子１６２ＡからＩＣ２０に印加される電圧がしきい値よりも低下することを防止する。
三相分配ロジック２１６は、ＰＷＭ信号変換部２１３から入力されたＰＷＭ信号を、ホールアンプ２１１から入力されたホール電圧に基づき、一対のＵ相信号、一対のＶ相信号および一対のＷ相信号の三相に分配する。半導体装置Ａ１０では、一対のＵ相信号、一対のＶ相信号および一対のＷ相信号の各々は、１２０度通電型の矩形波信号である。Ｕ相信号に対するＶ相信号の位相差と、Ｖ相信号に対するＷ相信号の位相差は、ともに１２０度である。Ｕ相信号、Ｖ相信号およびＷ相信号のこれらの一方の信号は、ドライバ回路２２のゲートドライバ２２１のハイサイド領域２２１Ａ（詳細は後述）に入力される。Ｕ相信号、Ｖ送信号およびＷ相信号のこれらの他方の信号は、ドライバ回路２２のゲートドライバ２２１のローサイド領域２２１Ｂ（詳細は後述）に入力される。一対のＵ相信号、一対のＶ相信号および一対のＷ相信号は、過電流保護部２１４から入力された信号に基づき、適宜調整される。
三相分配ロジック２１６は、接地ワイヤ４６を介して第１端子部１１２に導通している。第１端子部１１２は、ＩＣ２０の接地端子である。このため、第１端子部１１２における電位が、ＩＣ２０を駆動させるための電源の負電位となる。また、三相分配ロジック２１６は、一対の制御ワイヤ４７を介してＦＧ端子１６２ＧおよびＦＧＳ端子１６２Ｆに導通している。三相分配ロジック２１６では、ホールアンプ２１１から入力されたホール電圧を基に、モータ８０の回転数を表すＦＧ（Frequency Generator）信号が生成される。ＦＧ信号は、ＦＧ端子１６２Ｇに出力される。ＦＧＳ端子１６２Ｆには、ＦＧ端子１６２Ｇから出力されるＦＧ信号のパルス数を設定するための指令信号が入力される。
ＩＣ２０のドライバ回路２２は、ゲートドライバ２２１および複数の第２電圧低下保護部２２２を有する。
ゲートドライバ２２１は、三相分配ロジック２１６から入力された一対のＵ相信号、一対のＶ相信号および一対のＷ相信号を基に複数の第１スイッチング素子３１および複数の第２スイッチング素子３２の各々を駆動させる。ゲートドライバ２２１は、ハイサイド領域２２１Ａおよびローサイド領域２２１Ｂを有する。
ハイサイド領域２２１Ａには、複数の駆動回路が構成されている。ハイサイド領域２２１Ａにおける複数の駆動回路は、三相分配ロジック２１６から入力されたＵ相信号、Ｖ相信号およびＷ相信号のこれらの一方の信号を、複数のゲート電圧に個別に変換する。複数の当該ゲート電圧は、Ｕ相信号、Ｖ相信号およびＷ相信号の正電位に個別に対応している。複数の当該ゲート電圧は、複数の第１ゲートワイヤ４３１を介して複数の第１スイッチング素子３１に印加される。これにより、複数の第１スイッチング素子３１が駆動される。
ローサイド領域２２１Ｂには、複数の駆動回路が構成されている。ローサイド領域２２１Ｂにおける複数の駆動回路は、三相分配ロジック２１６から入力されたＵ相信号、Ｖ相信号およびＷ相信号のこれらの他方の信号を、複数のゲート電圧に個別に変換する。複数の当該ゲート電圧は、Ｕ相信号、Ｖ相信号およびＷ相信号の負電位に個別に対応している。複数の当該ゲート電圧は、複数の第２ゲートワイヤ４３２を介して複数の第２スイッチング素子３２に印加される。これにより、複数の第２スイッチング素子３２が駆動される。
複数の第２電圧低下保護部２２２は、ゲートドライバ２２１のハイサイド領域２２１Ａに構成された複数の駆動回路に個別に導通している。複数の第２電圧低下保護部２２２は、複数のコンデンサＣから複数の当該駆動回路に印加される電圧がしきい値よりも低下することを防止する。
半導体装置Ａ１０では、第３端子部１３２にモータ８０を駆動させるための直流電力が入力される。第３端子部１３２に入力された直流電力の電流は、複数の第１スイッチング素子３１、複数の第１ワイヤ４１、複数の第２スイッチング素子３２、複数の第２ワイヤ４２の順に流れて、第２端子部１２３から出力される。
半導体装置Ａ１０に入力された直流電力は、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２が駆動されることにより、Ｕ相、Ｖ相およびＷ相の三相交流電力に変換される。Ｕ相交流電力は、Ｕ相出力端子１４２Ａから出力される。Ｖ相交流電力は、Ｖ相出力端子１４２Ｂから出力される。Ｗ相交流電力は、Ｗ相出力端子１４２Ｃから出力される。Ｕ相出力端子１４２Ａ、Ｖ相出力端子１４２ＢおよびＷ相出力端子１４２Ｃから出力された三相交流電力により、モータ８０が駆動制御される。
複数のコンデンサＣの各々は、第４端子部１４２と、第２方向ｙにおいて第４端子部１４２の隣に位置するブート端子部１５２との双方に導通している。複数のコンデンサＣの各々は、これに対応する第１スイッチング素子３１に導通する第２スイッチング素子３２がオンのとき、ＶＣＣ端子１６２Ａに入力される電力により充電される。ＶＣＣ端子１６２ＡからコンデンサＣまでの導電経路は、制御ワイヤ４７、抵抗Ｒ、ダイオードＤ、ブートワイヤ４５およびブート端子部１５２である。複数のコンデンサＣに充電された電力は、複数のブート端子部１５２、複数のブートワイヤ４５および複数の第２電圧低下保護部２２２を介して、ゲートドライバ２２１のハイサイド領域２２１Ａに構成された複数の駆動回路に個別に入力される。なお、上述の複数の第１電位ワイヤ４４１は、複数の駆動回路に個別に導通している。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、第１方向ｘに長状の搭載部１１１を有する第１リード１１と、第１帯状部１２１および一対の第２帯状部１２２（１２２Ａ，１２２Ｂ）を有する第２リード１２とを備える。第１帯状部１２１は、搭載部１１１から第１方向ｘにオフセットした位置にあり、かつ第２方向ｙに長状である。各第２帯状部１２２は、第１帯状部１２１の対応する一端１２１Ａから第１方向ｘに（図３では左側に）延びている。第１方向ｘ視において、搭載部１１１が第１帯状部１２１に重なっている。搭載部１１１の少なくとも一部は、一対の第２帯状部１２２の間に位置する。このような構成によれば、第１方向ｘにおける半導体装置Ａ１０の外形寸法を所定の値としつつ、第２方向ｙにおける半導体装置Ａ１０の外形寸法を従来よりも小さくすることができる。すなわち、半導体装置の小型化を図ることが可能となる。
第１リード１１は、第１連結部１１３（搭載部１１１と第１端子部１１２とをつなぐ）と、第１吊り部１１４（第２方向ｙにおいて搭載部１１１に対して第１連結部１１３の反対側に位置する）とを有する。これにより、半導体装置Ａ１０の製造において、搭載部１１１は、第２方向ｙの両側で支持された状態となる。このため、搭載部１１１にＩＣ２０を搭載する際に、搭載部１１１が不当に傾くことを抑制できる。
第２リード１２は、第２連結部１２４（一方の第２帯状部１２２と第２端子部１２３とをつなぐ）と、第２吊り部１２５（他方の第２帯状部１２２から第２方向ｙに延びる）とを有する。これにより、半導体装置Ａ１０の製造において、第１帯状部１２１および一対の第２帯状部１２２は、第２方向ｙの両側で支持された状態となる。このため、一対の第２帯状部１２２に複数の第２ワイヤ４２を接続する際に、一対の第２帯状部１２２が不当に傾くことを抑制できる。
図３において、第１連結部１１３は、一対の第２帯状部１２２に対して第１方向ｘの左側に位置する。第１連結部１１３は、第１方向ｘおよび第２方向ｙの双方に対して傾斜した領域１１３Ａを有する。これにより、第１方向ｘにおける半導体装置Ａ１０の外形寸法が過度に大きくなることを抑制できる。
第２端子部１２３は、第２方向ｙにおいて第１端子部１１２の隣に位置しており、第２連結部１２４は、第１連結部１１３の隣に配置されている。第２連結部１２４は、第１方向ｘおよび第２方向ｙの双方に対して傾斜した領域１２４Ａを有する。これにより、第２連結部１２４と、第１連結部１１３（領域１１３Ａ）との間隔を短くすることができる。
図３において、第３リード１３は、第２リード１２に対して第１方向ｘの右側に位置する。第３リード１３の複数の第１パッド部１３０は、第１領域１３１Ａ、第２領域１３１Ｂおよび第３領域１３１Ｃを含む。第１領域１３１Ａは、第１方向ｘにおいて第２吊り部１２５の隣に位置する。第２領域１３１Ｂは、第１方向ｘにおいて第１帯状部１２１の隣に位置する。第３領域１３１Ｃは、第１方向ｘにおいて第２連結部１２４の隣に位置する。これにより、複数の第１スイッチング素子３１を、第１帯状部１２１および一対の第２帯状部１２２の外周縁に沿って配置させることができる。このことは、第２方向ｙにおける半導体装置Ａ１０の外形寸法の短縮に寄与する。
第３リード１３の第３連結部１３３は、第１内側連結部１３３Ｂ（第１領域１３１Ａと第２領域１３１Ｂとをつなぐ）と、第２内側連結部１３３Ｃ（第２領域１３１Ｂと第３領域１３１Ｃとをつなぐ）とを有する。第１方向ｘ視において、第１帯状部１２１が、第２領域１３１Ｂ、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃに重なる。一対の第２帯状部１２２の各々の一部は、第１内側連結部１３３Ｂと第２内側連結部１３３Ｃとの間に位置する。これにより、第３連結部１３３と、第１帯状部１２１および一対の第２帯状部１２２との間隔の短縮を図ることができる。
図３および図４において、第２領域１３１Ｂは、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃに対し、第１方向ｘに突出しているが、突出方向は、第１帯状部１２１から離れる方向である。これにより、第２領域１３１Ｂと第１帯状部１２１との間隔の短縮を図ることができる。
第３連結部１３３は、第１領域１３１Ａと第３端子部１３２とをつなぐ外側連結部１３３Ａを有する。第３リード１３は、第２内側連結部１３３Ｃから第２方向ｙに延びる第３吊り部１３４を有する。これにより、半導体装置Ａ１０の製造において、複数の第１パッド部１３０、第１内側連結部１３３Ｂおよび第２内側連結部１３３Ｃは、外側連結部１３３Ａおよび第３吊り部１３４の双方により支持された状態となる。このため、複数の第１パッド部１３０に複数の第１スイッチング素子３１を接合させる際、複数の第１パッド部１３０が不当に傾くことを抑制できる。
Ｕ相リード１４Ａ（第４リード１４）の第２パッド部１４１は、第１方向ｘ視において第１領域１３１Ａに重なっている。図３において、第２パッド部１４１の一部は、外側連結部１３３Ａと第１内側連結部１３３Ｂとの間に位置する。これにより、第１領域１３１Ａに接合された第１スイッチング素子３１に対して、第１方向ｘの右側に、第２スイッチング素子３２を配置させることができる。
第１内側連結部１３３Ｂは、第２領域１３１Ｂから第２方向ｙに延びる第２帯状領域１３７Ａを有する。第２内側連結部１３３Ｃは、第２領域１３１Ｂから第２方向ｙに延びる第２帯状領域１３７Ｂを有する。図４に示すように、第２帯状領域１３７Ａの長さＬａは、第２帯状領域１３７Ｂの長さＬｂよりも小である。これにより、第２方向ｙにおいて第２領域１３１Ｂに対してＵ相リード１４Ａとは反対側に、Ｖ相リード１４ＢおよびＷ相リード１４Ｃを配置させる余地を確保することができる。
厚さ方向ｚ視において、ＩＣ２０は、搭載部１１１と同様に、第１方向ｘに延びる帯状である。これにより、搭載部１１１の主面１１１Ａを、ＩＣ２０の搭載に有効に利用することができる。また、ＩＣ２０を長状とすることで、コントローラ回路２１およびドライバ回路２２を一体的にＩＣ２０内に構成することができる。
図１７〜図２２を参照しつつ、第２実施形態に基づく半導体装置Ａ２０について説明する。これらの図において、上述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を適宜省略する。
半導体装置Ａ２０は、第１リード１１、第２リード１２、複数のアームリード１７、複数のブートリード１５、複数の制御リード１６、ＩＣ２０、制御ＩＣ２８、複数の第１スイッチング素子３１、複数の第２スイッチング素子３２、および封止樹脂５０を備える。さらに、半導体装置Ａ２０は、複数の第１ワイヤ４１、複数の第２ワイヤ４２、複数の第１ゲートワイヤ４３１、複数の第２ゲートワイヤ４３２、複数の第１電位ワイヤ４４１、第２電位ワイヤ４４２、複数のブートワイヤ４５、複数の接地ワイヤ４６および複数の制御ワイヤ４７を備える。図１７では、理解の便宜上、封止樹脂５０を透過している（二点鎖線参照）。図２０〜図２２は、図１７に示す一点鎖線（ＸＸ−ＸＸ、ＸＸＩ−ＸＸＩ、ＸＸＩＩ−ＸＸＩＩ）に沿う断面図である。
半導体装置Ａ２０は、たとえば、ＤＣモータの駆動制御に用いられる。外部から半導体装置Ａ２０に供給された直流電力は、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２により制御される。
第１リード１１、第２リード１２、複数のアームリード１７、複数のブートリード１５および複数の制御リード１６は、同一のリードフレームから構成された導電部材である。これらの導電部材は、ＩＣ２０、制御ＩＣ２８、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２と、ＩＣ２０が実装される配線基板との導電経路の一部を構成している。当該リードフレームの構成材料は、銅（Ｃｕ）または銅合金である。複数の制御リード１６の構成は、上述した半導体装置Ａ１０の複数の制御リード１６の構成と同一である。
第１リード１１は、図１７に示すように、搭載部１１１、第１端子部１１２、第１連結部１１３および一対の第１吊り部１１４を有する。
図１７に示すように、搭載部１１１は、厚さ方向ｚから視た面積が第１リード１１において最大である。図２０および図２１に示すように、搭載部１１１は、厚さ方向ｚを向く主面１１１Ａを有する。主面１１１Ａは、たとえば銀めっき層で覆われてもよい。
図１７に示すように、第１端子部１１２は、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの左側に突出している。第１端子部１１２の構成は、上述した半導体装置Ａ１０の第１端子部１１２の構成と同一である。
図１７に示すように、第１連結部１１３は、搭載部１１１と第１端子部１１２とをつないでいる。第１連結部１１３の表面（図１７に示された面）は、たとえば銀めっき層で覆われてもよい。
図１７に示すように、一対の第１吊り部１１４は、第２方向ｙにおいて搭載部１１１に対して第１連結部１１３とは反対側に位置する。一対の第１吊り部１１４は、第２方向ｙに延びている。したがって、搭載部１１１は、第２方向ｙにおいて第１連結部１１３と一対の第１吊り部１１４とに挟まれた構成となっている。一対の第１吊り部１１４の各々は、第２方向ｙを向く端面１１４Ａを有する。一対の端面１１４Ａは、封止樹脂５０から露出している（図１９参照）。
第２リード１２は、図１７に示すように、第１リード１１に対して第１方向ｘの右側に位置する。第２リード１２は、第１帯状部１２１、第２帯状部１２２、第２端子部１２３、第２連結部１２４および第２吊り部１２５を有する。
図１７に示すように、第１帯状部１２１は、搭載部１１１に対して第１方向ｘの右側に位置する。第１帯状部１２１は、第２方向ｙに延びている。図２１に示すように、第１方向ｘ視において搭載部１１１が第１帯状部１２１に重なっている。
図１７に示すように、第２帯状部１２２は、第２方向ｙにおける第１帯状部１２１の一端から第１方向ｘの左側に延びている。厚さ方向ｚ視において、第１帯状部１２１および第２帯状部１２２は、大略、直交している。第２帯状部１２２は、第２方向ｙにおいて搭載部１１１の隣に位置する。第１帯状部１２１および第２帯状部１２２のそれぞれの表面は、たとえば銀めっき層で覆われてもよい。
図１７に示すように、第２端子部１２３は、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの左側に突出している。第２端子部１２３の構成は、上述した半導体装置Ａ１０の第２端子部１２３の構成と同一である。
図１７に示すように、第２連結部１２４は、第２帯状部１２２と第２端子部１２３とをつないでいる。第２連結部１２４は、第２方向ｙにおいて第１連結部１１３の隣に位置する。第２連結部１２４の表面は、たとえば銀めっき層で覆われてもよい。
図１７に示すように、第２吊り部１２５は、第２連結部１２４のうち第１方向ｘに延びる部分から第２方向ｙに延びている。第２方向ｙを向く第２補助吊り部１２６の端面１２５Ａは、封止樹脂５０から露出している。
複数のアームリード１７は、図１７に示すように、第２リード１２に対して第１方向ｘの右側に位置する。複数のアームリード１７は、第１アームリード１７１、第２アームリード１７２、第３アームリード１７３および第４アームリード１７４を含む。
図１７に示すように、第１アームリード１７１は、パッド部１７１Ａ、第１電源端子部１７１Ｂ、第２電源端子部１７１Ｃおよび連結部１７１Ｄを有する。
パッド部１７１Ａは、第１方向ｘにおいて第１帯状部１２１の隣に位置する。パッド部１７１Ａの表面は、たとえば銀めっき層で覆われてもよい。
第１電源端子部１７１Ｂは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第１電源端子部１７１Ｂは、パッド部１７１Ａにつながっている。図１９に示すように、第１電源端子部１７１Ｂは、第２方向ｙ視において屈曲している。第４端子部１４２は、錫めっき層、または錫−銀合金めっき層などで覆われている。
図１７において、第２電源端子部１７１Ｃは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第２電源端子部１７１Ｃは、図１９に示す第１電源端子部１７１Ｂと同様に、第２方向ｙ視において屈曲している。第２電源端子部１７１Ｃは、錫めっき層、または錫−銀合金めっき層などで覆われている。
連結部１７１Ｄは、パッド部１７１Ａと第２電源端子部１７１Ｃとをつないでいる。連結部１７１Ｄは、パッド部１７１Ａから第２方向ｙに延びる部分と、第２電源端子部１７１Ｃから第１方向ｘに延びる部分とを有する。これにより、連結部１７１Ｄは、厚さ方向ｚ視においてＬ字状である。
図１７に示すように、第２アームリード１７２は、パッド部１７２Ａおよび第３電源端子部１７２Ｂを有する。
パッド部１７２Ａは、第２方向ｙにおいて第１アームリード１７１の連結部１７１Ｄの隣に位置する。パッド部１７２Ａの表面は、たとえば銀めっき層で覆われてもよい。
第３電源端子部１７２Ｂは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第３電源端子部１７２Ｂは、パッド部１７２Ａにつながっている。第３電源端子部１７２Ｂは、図１９に示す第１電源端子部１７１Ｂと同様に、第２方向ｙ視において屈曲している。第３電源端子部１７２Ｂは、第２方向ｙにおいて第２電源端子部１７１Ｃの隣に位置する。第３電源端子部１７２Ｂは、錫めっき層、または錫−銀合金めっき層などで覆われている。
図１７に示すように、第３アームリード１７３は、パッド部１７３Ａおよび第１出力端子部１７３Ｂを有する。
パッド部１７３Ａは、第２方向ｙにおいて第１アームリード１７１の連結部１７１Ｄの隣に位置する。また、パッド部１７３Ａは、第２方向ｙにおいて連結部１７１Ｄに対して、第２アームリード１７２のパッド部１７２Ａ反対側に位置する。パッド部１７３Ａの表面は、たとえば銀めっき層で覆われてもよい。
第１出力端子部１７３Ｂは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第１出力端子部１７３Ｂは、パッド部１７３Ａにつながっている。第１出力端子部１７３Ｂは、図１９に示す第１電源端子部１７１Ｂと同様に、第２方向ｙ視において屈曲している。第１出力端子部１７３Ｂは、錫めっき層、または錫−銀合金めっき層などで覆われている。
図１７に示すように、第４アームリード１７４は、パッド部１７４Ａおよび第２出力端子部１７４Ｂを有する。
パッド部１７４Ａは、第１方向ｘにおいて第２連結部１２４の隣に位置し、かつ第２方向ｙにおいて第２帯状部１２２の隣に位置する。パッド部１７３Ａの表面は、たとえば銀めっき層で覆われてもよい。
第２出力端子部１７４Ｂは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第２出力端子部１７４Ｂは、パッド部１７４Ａにつながっている。図１８に示すように、第２出力端子部１７４Ｂは、第２方向ｙ視において屈曲している。第２出力端子部１７４Ｂは、錫めっき層、または錫−銀合金めっき層などで覆われている。
複数のブートリード１５は、図１７に示すように、第２リード１２に対して第１方向ｘの右側に位置する。複数のブートリード１５は、第１ブートリード１５Ａおよび第２ブートリード１５Ｂを含む。
図１７に示すように、第１ブートリード１５Ａは、第１ブート接続部１５１Ａおよび第１ブート端子部１５２Ａを含む。
第１ブート接続部１５１Ａは、第１アームリード１７１のパッド部１７１Ａと、第３アームリード１７３のパッド部１７３Ａとの間に位置する。第１ブート接続部１５１Ａは、第１方向ｘに延びている。第１ブート接続部１５１Ａの表面は、たとえば銀めっき層で覆われてもよい。
第１ブート端子部１５２Ａは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第１ブート端子部１５２Ａは、図１９に示す第１電源端子部１７１Ｂと同様に、第２方向ｙ視において屈曲している。第１ブート端子部１５２Ａは、第２方向ｙにおいて第１出力端子部１７３Ｂの隣に位置する。第１ブート端子部１５２Ａは、錫めっき層、または錫−銀合金めっき層などで覆われている。
図１７に示すように、第２ブートリード１５Ｂは、第２ブート接続部１５１Ｂおよび第２ブート端子部１５２Ｂを含む。
第２ブート接続部１５１Ｂは、第２アームリード１７２のパッド部１７２Ａと、第４アームリード１７４のパッド部１７４Ａとの間に位置する。第２ブート接続部１５１Ｂは、第１方向ｘに延びる部分と、当該部分から第２方向ｙに延びる部分とを有する。これにより、第２ブート接続部１５１Ｂは、厚さ方向ｚ視においてＬ字状である。第２ブート接続部１５１Ｂの表面は、たとえば銀めっき層で覆われてもよい。
第２ブート端子部１５２Ｂは、厚さ方向ｚ視において封止樹脂５０から第１方向ｘの右側に突出している。第２ブート端子部１５２Ｂは、図１８に示す第２出力端子部１７４Ｂと同様に、第２方向ｙ視において屈曲している。第２ブート端子部１５２Ｂは、第２方向ｙにおいて第２出力端子部１７４Ｂの隣に位置する。第２ブート端子部１５２Ｂは、錫めっき層、または錫−銀合金めっき層などで覆われている。
ＩＣ２０は、図１７に示すように、搭載部１１１に搭載されている。図２０および図２１に示すように、ＩＣ２０は、接合層２９により搭載部１１１の主面１１１Ａに接合されている。半導体装置Ａ２０では、ＩＣ２０は、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２を駆動させるためのゲート電圧を出力する。ＩＣ２０の複数の電極２０Ａのいくつかは、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２に個別に導通している。その他の複数の電極２０Ａは、第１リード１１、複数のブートリード１５および制御リード１６に個別に導通している。
制御ＩＣ２８は、図１７に示すように、搭載部１１１に搭載されており、ＩＣ２０に対して第１方向ｘの左側に位置する。制御ＩＣ２８は、ＩＣ２０を制御する。制御ＩＣ２８の表面には、複数の電極２８Ａが設けられている。複数の電極２８Ａのいくつかは、ＩＣ２０の複数の電極２０Ａのいくつかに個別に導通している。その他の複数の電極２８Ａは、第１リード１１、第２リード１２および複数の制御リード１６に導通している。複数の電極２８Ａの構成材料は、たとえばアルミニウムである。
複数の第１スイッチング素子３１は、図１７に示すように、第１素子３１０Ａおよび第２素子３１０Ｂを含む。複数の第１スイッチング素子３１の構成は、上述した半導体装置Ａ１０の複数の第１スイッチング素子３１の構成と同一である。
図１７および図２２に示すように、第１素子３１０Ａは、導電接合層３９により第１アームリード１７１のパッド部１７１Ａに電気的に接合されている。これにより、第１素子３１０Ａの第１裏面電極３１２は、第１アームリード１７１に導通している。
図１７および図２２に示すように、第２素子３１０Ｂは、導電接合層３９により第２アームリード１７２のパッド部１７２Ａに電気的に接合されている。これにより、第２素子３１０Ｂの第１裏面電極３１２は、第２アームリード１７２に導通している。
複数の第２スイッチング素子３２は、図１７に示すように、第３素子３２０Ａおよび第４素子３２０Ｂを含む。複数の第２スイッチング素子３２の構成は、上述した半導体装置Ａ１０の複数の第２スイッチング素子３２の構成と同一である。
図１７、図２０および図２２に示すように、第３素子３２０Ａは、導電接合層３９により第３アームリード１７３のパッド部１７３Ａに電気的に接合されている。これにより、第３素子３２０Ａの第１裏面電極３１２は、第３アームリード１７３に導通している。
図１７および図２１に示すように、第４素子３２０Ｂは、導電接合層３９により第４アームリード１７４のパッド部１７４Ａに電気的に接合されている。これにより、第４素子３２０Ｂの第１裏面電極３１２は、第４アームリード１７４に導通している。
複数の第１ワイヤ４１は、図１７に示す例では、２本である。一方の第１ワイヤ４１は、第１素子３１０Ａの第１主面電極３１１と、第３アームリード１７３のパッド部１７３Ａとに接続されており、第１素子３１０Ａおよび第３アームリード１７３は、互いに導通する。他方の第１ワイヤ４１は、第２素子３１０Ｂの第１主面電極３１１と、第４アームリード１７４のパッド部１７４Ａとに接続されており、第２素子３１０Ｂおよび第４アームリード１７４は、互いに導通する。
複数の第２ワイヤ４２は、図１７に示す例では、２本である。一方の第２ワイヤ４２は、第３素子３２０Ａの第２主面電極３２１と、第１帯状部１２１とに接続されており、第３素子３２０Ａおよび第２リード１２は、互いに導通する。他方の第２ワイヤ４２は、第４素子３２０Ｂの第２主面電極３２１と、第２帯状部１２２とに接続されており、第４素子３２０Ｂおよび第２リード１２は、互いに導通する。
複数の第１電位ワイヤ４４１は、図１７に示すように、ＩＣ２０の複数の電極２０Ａと、複数の第１スイッチング素子３１の第１主面電極３１１とに個別に接続されている。複数の第１電位ワイヤ４４１により、第１素子３１０Ａの第１主面電極３１１、および第２素子３１０Ｂの第１主面電極３１１は、ＩＣ２０に導通している。半導体装置Ａ２０においても、半導体装置Ａ１０と同様に、第１素子３１０Ａおよび第２素子３１０Ｂを駆動させるためのゲート電圧を生み出すゲート電源は、半導体装置Ａ２０に導通する複数のコンデンサＣ（図２３参照）を含んで構成される。複数のコンデンサＣは、それぞれ第１素子３１０Ａおよび第２素子３１０Ｂに個別に対応している。複数のコンデンサＣのそれぞれの負電位は、対応する第１電位ワイヤ４４１を介して、ＩＣ２０に伝達される。
第２電位ワイヤ４４２は、図１７に示すように、制御ＩＣ２８の電極２８Ａと、第２リード１２とに接続されている。第３素子３２０Ａの第２主面電極３２１、および第４素子３２０Ｂの第２主面電極３２１は、複数の第２ワイヤ４２、第２リード１２および第２電位ワイヤ４４２を介して、制御ＩＣ２８に導通している。第２電位ワイヤ４４２は、第３素子３２０Ａの第２主面電極３２１、および第４素子３２０Ｂの第２主面電極３２１における電位を制御ＩＣ２８に伝達する。
複数のブートワイヤ４５は、図１７に示すように、ＩＣ２０の複数の電極２０Ａと、第１ブート接続部１５１Ａおよび第２ブート接続部１５１Ｂとに個別に接続されている。第１ブートリード１５Ａおよび第２ブートリード１５Ｂは、複数のブートワイヤ４５を介して、ＩＣ２０に導通している。
複数の接地ワイヤ４６は、図１７に示す例では、２本である。一方の接地ワイヤ４６は、ＩＣ２０の電極２０Ａと、搭載部１１１とに接続されている。他方の接地ワイヤ４６は、制御ＩＣ２８の電極２８Ａと、第１連結部１１３とに接続されている。これにより、第１リード１１は、ＩＣ２０および制御ＩＣ２８の双方に導通している。
図１７に示すように、複数の制御ワイヤ４７は、接続対象に応じて３つのグループに分類できる。第１グループの一の制御ワイヤ４７は、制御ＩＣ２８の１つの電極２８Ａを、これに対応する一の制御接続部１６１に接続する。第２グループの一の制御ワイヤ４７は、制御ＩＣ２８の１つの電極２８Ａを、これに対応する、ＩＣ２０の一の電極２０Ａに接続する。第３グループの一の制御ワイヤ４７は、ＩＣ２０の１つの電極２０Ａを、これに対応する一の制御接続部１６１に接続する。
図１７から理解されるように、封止樹脂５０は、第１リード１１、第２リード１２、複数のアームリード１７、複数のブートリード１５および複数の制御リード１６のそれぞれの一部を覆っている。さらに、封止樹脂５０は、ＩＣ２０、制御ＩＣ２８、複数の第１スイッチング素子３１および複数の第２スイッチング素子３２を覆っている（図２０〜図２２も参照）。
図１９に示すように、第２側面５２Ａから、一対の第１吊り部１１４の各々の端面１１４Ａ、第１帯状部１２１の端面１２１Ｂが露出している。図１８に示すように、第２側面５２Ｂから、第２吊り部１２５の端面１２５Ａ、および第２方向ｙを向くパッド部１７４Ａ（第４アームリード１７４）の複数の端面１７４Ｃが露出している。
次に、図２３に基づき、半導体装置Ａ２０を用いたモータ８０の駆動制御について説明する。
図２３に示すように、半導体装置Ａ２０の第１出力端子部１７３Ｂおよび第２出力端子部１７４Ｂには、駆動制御対象となるモータ８０が接続されている。モータ８０は、ＤＣモータである。
半導体装置Ａ２０では、第１電源端子部１７１Ｂ、第２電源端子部１７１Ｃおよび第３電源端子部１７２Ｂにモータ８０を駆動させるための直流電力が入力される。第１電源端子部１７１Ｂ、第２電源端子部１７１Ｃおよび第３電源端子部１７２Ｂに入力された直流電力の電流は、複数の第１スイッチング素子３１、複数の第１ワイヤ４１、複数の第２スイッチング素子３２、複数の第２ワイヤ４２の順に流れて、第２端子部１２３から出力される。
複数のコンデンサＣは、第１コンデンサＣ１および第２コンデンサＣ２を含む。第１コンデンサＣ１は、第１ブート端子部１５２Ａおよび第１出力端子部１７３Ｂの双方に導通している。第１コンデンサＣ１は、第１素子３１０Ａを駆動させるためのゲート電圧を生み出すゲート電源である。第２コンデンサＣ２は、第２ブート端子部１５２Ｂおよび第２出力端子部１７４Ｂの双方に導通している。第２コンデンサＣ２は、第２素子３１０Ｂを駆動させるためのゲート電圧を生み出すゲート電源である。
ＩＣ２０から出力されたゲート電圧により、第１素子３１０Ａおよび第４素子３２０Ｂがオン、かつ第２素子３１０Ｂおよび第３素子３２０Ａがオフになると、第１出力端子部１７３Ｂから第２出力端子部１７４Ｂに向けて電流が流れる。これにより、モータ８０は回転（正転）する。このとき、ＩＣ２０を駆動するための電源の正電位が、ブートワイヤ４５を介して第２ブート端子部１５２Ｂに印加されることにより、第２コンデンサＣ２が充電される。
ＩＣ２０から出力されたゲート電圧により、第２素子３１０Ｂおよび第３素子３２０Ａがオン、かつ第１素子３１０Ａおよび第４素子３２０Ｂがオフになると、第２出力端子部１７４Ｂから第１出力端子部１７３Ｂに向けて電流が流れる。これにより、モータ８０は、上述した第１素子３１０Ａおよび第４素子３２０Ｂがオンのときの回転方向とは逆方向に回転（逆転）する。このとき、ＩＣ２０を駆動するための電源の正電位が、ブートワイヤ４５を介して第１ブート端子部１５２Ａに印加されることにより、第１コンデンサＣ１が充電される。
モータ８０の回転中において、ＩＣ２０から出力されたゲート電圧により、第１素子３１０Ａおよび第２素子３１０Ｂがオフ、かつ第３素子３２０Ａおよび第４素子３２０Ｂがオンになると、第１出力端子部１７３Ｂと第２出力端子部１７４Ｂとの間には、逆起電力が発生する。これにより、モータ８０の回転にブレーキがかかるため、モータ８０の停止時間を短縮することができる。
第１素子３１０Ａ、第２素子３１０Ｂ、第３素子３２０Ａおよび第４素子３２０Ｂのいずれもがオフのとき、モータ８０は回転しない。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、搭載部１１１を有する第１リード１１と、第１帯状部１２１および第２帯状部１２２を有する第２リード１２とを備える。図１７において、第１帯状部１２１は、搭載部１１１よりも第１方向ｘの右側に位置し、かつ第１方向ｘに延びている。第２帯状部１２２は、第２方向ｙにおける第１帯状部１２１の一端から第１方向ｘの左側に延びている。第１方向ｘ視において、搭載部１１１が第１帯状部１２１に重なっている。第２方向ｙにおいて、搭載部１１１の少なくとも一部は、第２帯状部１２２の隣に位置する。これにより、複数のアームリード１７のいずれかを、第２方向ｙにおいて第２帯状部１２２の隣に配置させることができる。このため、第１方向ｘにおける半導体装置Ａ２０の外形寸法を所定の値としたまま、第２方向ｙにおける半導体装置Ａ２０の外形寸法を短縮することができる。
本開示は、上述した実施形態に限定されない。上述した装置における各部の具体的な構成は、種々に設計変更自在である。
本開示は、以下の付記に記載された構成を含む。
付記１．搭載部を有する第１リードと、
前記搭載部に搭載されたＩＣと、
前記搭載部に対して第１方向に離間した第１帯状部および当該第１帯状部につながる第２帯状部を有する第２リードであって、前記第１帯状部が、前記第１方向および前記搭載部の厚さ方向の双方に直交する第２方向に長状であり、前記第２帯状部が、前記第１帯状部の一端から、前記第１リードの一部に向って前記第１方向に沿って延びている、第２リードと、
前記第２リードを基準とし、前記第１方向において、前記第１リードとは反対側に位置する複数のアームリードと、
前記複数のアームリードにそれぞれ電気的に接合された複数のスイッチング素子であって、各々が前記ＩＣに導通している複数のスイッチング素子と、
前記複数のアームリード、前記第１リードおよび前記第２リードの各々の一部と、前記ＩＣおよび前記複数のスイッチング素子と、を覆う封止樹脂と、
を備えており、
前記第１方向視において前記搭載部が前記第１帯状部に重なっており、前記第２方向において、前記搭載部の少なくとも一部が前記第２帯状部の隣に位置している、半導体装置。

Claims (17)

  1. 第１方向に長状の搭載部を有する第１リードと、
    前記搭載部に搭載されたＩＣと、
    前記搭載部に対して前記第１方向に離間した第１帯状部および当該第１帯状部につながる一対の第２帯状部を有する第２リードであって、前記第１帯状部が、前記第１方向および前記搭載部の厚さ方向の双方に直交する第２方向に長状である第２リードと、
    前記第２リードを間に挟んで前記第１リードから離間している第３リードと、
    前記第３リードに電気的に接合され且つ前記ＩＣに導通する複数の第１スイッチング素子と、
    前記第３リードを間に挟んで前記第２リードから離間する複数の第４リードであって、前記複数の第１スイッチング素子にそれぞれ導通している複数の第４リードと、
    前記複数の第４リードにそれぞれ電気的に接合される複数の第２スイッチング素子であって、各々が前記ＩＣおよび前記第２リードの双方に導通する複数の第２スイッチング素子と、
    前記複数の第４リード、前記第１リード、前記第２リードおよび前記第３リードの各々の一部と、前記ＩＣ、前記複数の第１スイッチング素子および前記複数の第２スイッチング素子と、を覆う封止樹脂と、
    を備えており、
    前記第１方向視において前記搭載部が前記第１帯状部に重なり、
    前記搭載部の少なくとも一部が、前記一対の第２帯状部の間に位置している、半導体装置。
  2. 前記第１リードは、第１端子部、第１連結部および第１吊り部を含み、前記第１端子部は、前記厚さ方向視において、前記封止樹脂から前記第１方向に突出しており、前記第１連結部は、前記搭載部と前記第１端子部とをつないでおり、前記第１吊り部は、前記第２方向において、前記搭載部を基準として前記第１連結部とは反対側に位置し、かつ前記搭載部から前記第２方向に延びている、請求項１に記載の半導体装置。
  3. 前記第１連結部および前記第１吊り部は、前記一対の第２帯状部に対して、前記第２のリードの前記第１帯状部から遠ざかる方向に配置されている、請求項２に記載の半導体装置。
  4. 前記第１連結部は、前記第１方向および前記第２方向の双方に対して傾斜した領域を有する、請求項３に記載の半導体装置。
  5. 前記第２リードは、前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第２端子部と、前記一対の第２帯状部の一方と前記第２端子部とをつなぐ第２連結部と、前記一対の第２帯状部の他方から前記第２方向に延びる第２吊り部と、を有する、請求項３または４に記載の半導体装置。
  6. 前記第２連結部は、前記第２方向において前記第１連結部の隣に位置し、
    前記第２吊り部は、前記第１方向において前記第１吊り部の隣に位置する、請求項５に記載の半導体装置。
  7. 前記第２端子部は、前記第２方向において前記第１端子部の隣に位置する、請求項６に記載の半導体装置。
  8. 前記第２連結部は、前記第１方向および前記第２方向の双方に対して傾斜した領域を有する、請求項７に記載の半導体装置。
  9. 前記第３リードは、前記複数の第１スイッチング素子がそれぞれ電気的に接合される複数の第１パッド部と、前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第３端子部と、前記複数の第１パッド部および前記第３端子部をつなぐ第３連結部と、を有する、請求項７または８に記載の半導体装置。
  10. 前記複数の第１パッド部は、前記第１方向において前記第２吊り部の隣に位置する第１領域と、前記第１方向において前記第１帯状部の隣に位置する第２領域と、前記第１方向において前記第２連結部の隣に位置する第３領域と、を含み、
    前記第３連結部は、前記第１領域と前記第３端子部とをつなぐ外側連結部と、前記第１領域と前記第２領域とをつなぐ第１内側連結部と、前記第２領域と前記第３領域とをつなぐ第２内側連結部と、を有し、
    前記第１方向視において前記第１帯状部が前記第２領域、前記第１内側連結部および前記第２内側連結部に重なり、前記一対の第２帯状部のそれぞれの一部が前記第１内側連結部と前記第２内側連結部との間に位置する、請求項９に記載の半導体装置。
  11. 前記第３リードは、前記第３領域から前記第２方向に延びる第３吊り部を有する、請求項１０に記載の半導体装置。
  12. 前記第２領域の一部は、前記第１内側連結部および前記第２内側連結部の双方から前記第１方向に突出している、請求項１１に記載の半導体装置。
  13. 前記第１内側連結部および前記第２内側連結部の各々は、前記第２領域から前記第２方向に延びる帯状領域を有し、
    前記第１内側連結部の前記帯状領域の長さは、前記第２内側連結部の前記帯状領域の長さよりも短い、請求項１２に記載の半導体装置。
  14. 前記複数の第４リードの各々は、前記複数の第２スイッチング素子の１つが電気的に接合される第２パッド部と、前記第２パッド部につながり、かつ前記厚さ方向視において前記封止樹脂から前記第１方向に突出する第４端子部と、を有し、
    前記複数の第４端子部は、前記第３端子部とともに前記第２方向に配列されている、請求項１２または１３に記載の半導体装置。
  15. 前記複数の第２パッド部のいずれかの一部が、前記第１方向視において前記第１領域に重なり、かつ前記外側連結部と前記第１内側連結部との間に位置する、請求項１４に記載の半導体装置。
  16. 前記封止樹脂は、互いに前記第２方向に離間する一対の側面を有し、
    前記一対の側面の一方から前記第１吊り部および前記第２吊り部のそれぞれの端面が露出し、
    前記一対の側面の他方から前記第３吊り部の端面が露出している、請求項１５に記載の半導体装置。
  17. 前記厚さ方向視において、前記ＩＣは、前記第１方向に延びる帯状である、請求項１ないし１６のいずれかに記載の半導体装置。
JP2020514125A 2018-04-19 2019-04-12 半導体装置 Active JP6986625B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018080398 2018-04-19
JP2018080398 2018-04-19
PCT/JP2019/015903 WO2019203139A1 (ja) 2018-04-19 2019-04-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019203139A1 JPWO2019203139A1 (ja) 2021-03-18
JP6986625B2 true JP6986625B2 (ja) 2021-12-22

Family

ID=68240126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020514125A Active JP6986625B2 (ja) 2018-04-19 2019-04-12 半導体装置

Country Status (4)

Country Link
US (1) US11227822B2 (ja)
JP (1) JP6986625B2 (ja)
CN (1) CN112005372B (ja)
WO (1) WO2019203139A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021006152T5 (de) * 2020-12-24 2023-09-21 Rohm Co., Ltd. Halbleiterausrüstung
CN117063279A (zh) * 2021-02-22 2023-11-14 罗姆股份有限公司 半导体装置
DE112022003156T5 (de) 2021-06-22 2024-03-28 Rohm Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen von halbleitervorrichtungen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519651Y2 (ja) * 1990-05-07 1996-12-11 トヨタ自動車株式会社 樹脂封止型マルチチップパッケージのリードフレーム
JP2803642B2 (ja) 1996-06-27 1998-09-24 日本電気株式会社 半導体装置
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
CN101834176B (zh) * 2010-04-26 2012-10-24 日银Imp微电子有限公司 一种半桥驱动电路芯片
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP6094420B2 (ja) * 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
US10056323B2 (en) * 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US20180040487A1 (en) * 2015-07-02 2018-02-08 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP6633861B2 (ja) 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20210151366A1 (en) 2021-05-20
CN112005372A (zh) 2020-11-27
US11227822B2 (en) 2022-01-18
JPWO2019203139A1 (ja) 2021-03-18
CN112005372B (zh) 2023-09-22
WO2019203139A1 (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
JP6986625B2 (ja) 半導体装置
JP5601376B2 (ja) 電力変換装置
US7692285B2 (en) Semiconductor device
KR102378192B1 (ko) 반도체 장치
JP6364543B2 (ja) 半導体装置およびその製造方法
US10284109B2 (en) Power module having control substrate mounted above power substrate with control substrate drivers located between the power substrate power transistors
JP6270549B2 (ja) 半導体装置およびそれを用いるモータ並びに空調機
US10720411B2 (en) Semiconductor device
WO2021005916A1 (ja) 半導体装置及び電子装置
JP2019057576A (ja) 半導体装置
US11011612B2 (en) Semiconductor device
JP2018063993A (ja) 半導体装置及び半導体モジュール
JP7131903B2 (ja) 半導体パッケージ
JP6510123B2 (ja) 半導体装置
WO2022176729A1 (ja) 半導体装置
JP2020107637A (ja) 半導体装置
US20190207531A1 (en) Rectifier ic and insulation type switching power supply using the same
US20230062318A1 (en) Semiconductor device
JP7343533B2 (ja) スイッチ駆動装置
JP6383265B2 (ja) 半導体装置
JP5887370B2 (ja) パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム上に置かれた制御及びドライバ回路
JP7329583B2 (ja) 半導体装置および電力変換装置
JP2019169512A (ja) 半導体パッケージ
JPS5940292B2 (ja) 集積形半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6986625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150