JP5601376B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP5601376B2
JP5601376B2 JP2012546716A JP2012546716A JP5601376B2 JP 5601376 B2 JP5601376 B2 JP 5601376B2 JP 2012546716 A JP2012546716 A JP 2012546716A JP 2012546716 A JP2012546716 A JP 2012546716A JP 5601376 B2 JP5601376 B2 JP 5601376B2
Authority
JP
Japan
Prior art keywords
wiring board
terminal connection
connection part
semiconductor element
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012546716A
Other languages
English (en)
Other versions
JPWO2012073570A1 (ja
Inventor
靖彦 川波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2012546716A priority Critical patent/JP5601376B2/ja
Publication of JPWO2012073570A1 publication Critical patent/JPWO2012073570A1/ja
Application granted granted Critical
Publication of JP5601376B2 publication Critical patent/JP5601376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換装置に関し、特に、電力変換用半導体素子を備える電力変換装置に関する。
従来、電力変換用半導体素子を備える電力変換装置が知られている（たとえば、特許文献１参照）。
上記特許文献１には、ＩＧＢＴ（電力変換用半導体素子）と、ＩＧＢＴに電気的に接続されるリードフレームと、ＩＧＢＴとリードフレームとを内部に含むように設けられるモールド樹脂とを備える半導体装置（電力変換装置）が開示されている。この半導体装置では、リードフレームがモールド樹脂の側面から突出してはみ出すように形成されている。また、この半導体装置では、外部との電気的接続をとるために、リードフレームに配線基板を取り付ける必要があると考えられる。
特開２００８−１０３６２３号公報
しかしながら、上記特許文献１に記載の半導体装置では、リードフレームがモールド樹脂の側面からはみ出しているので、その側面からはみ出したリードフレームに対して外部との電気的接続をとるための配線基板を取り付けにくいという問題点がある。また、一般に、上記のような従来の電力変換装置では、装置全体の配線インダクタンスを小さくすることが望まれている。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、配線基板の取り付けを容易にしながら、装置全体の配線インダクタンスを小さくすることが可能な電力変換装置を提供することである。
 課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面による電力変換装置は、電力変換装置本体部と、電力変換装置本体部に電気的に接続される配線基板とを備え、電力変換装置本体部は、電力変換用半導体素子と、電力変換装置本体部の上面において配線基板との電気的接続をとるとともに、配線基板との間で電流が流入および流出する第１配線基板接続部および第２配線基板接続部を有する配線基板接続部とを含み、配線基板から第１配線基板接続部または第２配線基板接続部の一方を介して電力変換用半導体素子に電流が流入した後に第１配線基板接続部または第２配線基板接続部の他方を介して配線基板側へ電流が流出するように電流が流れる場合に、電力変換用半導体素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、電力変換用半導体素子に対する第１配線基板接続部および第２配線基板接続部の配置位置が設定されている。
この発明の一の局面による電力変換装置では、上記のように、電力変換装置本体部に、電力変換用半導体素子と、電力変換装置本体部の上面において配線基板との電気的接続をとるとともに、配線基板との間で電流が流入および流出する第１配線基板接続部および第２配線基板接続部を有する配線基板接続部を設ける。これにより、配線基板を電力変換装置本体部の上面に対して取り付けることができるので、配線基板の取り付けを容易に行うことができる。また、この電力変換装置では、配線基板から第１配線基板接続部または第２配線基板接続部の一方を介して電力変換用半導体素子に電流が流入した後に第１配線基板接続部または第２配線基板接続部の他方を介して配線基板側へ電流が流出するように電流が流れる場合に、電力変換用半導体素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、電力変換用半導体素子に対する第１配線基板接続部および第２配線基板接続部の配置位置を設定する。これにより、電力変換用半導体素子を通過する前後の電流によってそれぞれの電流経路に発生する磁束の変化を、電力変換装置の内部において相殺することができるとともに、たとえばワイヤを用いて電力変換装置の内部の配線を行う場合に比べて、電力変換装置の内部における電流経路全体の長さを短くすることができるので、その分、装置全体の配線インダクタンスを小さくすることができる。
本発明の第１実施形態によるパワーモジュールの構成を示す分解斜視図である。 本発明の第１実施形態によるパワーモジュールの構成を示すＸ方向に沿った断面図である。 本発明の第１実施形態によるパワーモジュールを側方から見た図である。 本発明の第１実施形態によるパワーモジュール本体部の平面図である。 本発明の第１実施形態によるパワーモジュール本体部の内部の構成を説明するための分解斜視図である。 本発明の第１実施形態によるパワーモジュールの回路図である。 本発明の第１実施形態によるパワーモジュール本体部において流れる電流の経路を説明するための平面図である。 本発明の第１実施形態によるパワーモジュール本体部の上側アーム（Ｐ側）において流れる電流の経路を説明するためのＹ方向に沿った断面図である。 本発明の第１実施形態によるパワーモジュール本体部の下側アーム（Ｎ側）において流れる電流の経路を説明するためのＹ方向に沿った断面図である。 本発明の第２実施形態によるパワーモジュールの構成を示す分解斜視図である。 本発明の第２実施形態によるパワーモジュールの回路図である。 本発明の第２実施形態によるパワーモジュールにおいて流れる電流の経路を説明するための平面図である。 本発明の第２実施形態によるパワーモジュールの上側アーム（Ｐ側）において流れる電流の経路を説明するためのＹ方向に沿った断面図である。 本発明の第２実施形態によるパワーモジュールの下側アーム（Ｎ側）において流れる電流の経路を説明するためのＹ方向に沿った断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
まず、図１〜図９を参照して、本発明の第１実施形態によるパワーモジュール１００の構成について説明する。なお、パワーモジュール１００は、本発明の「電力変換装置」の一例である。
図１に示すように、本発明の第１実施形態によるパワーモジュール１００は、３つのパワーモジュール本体部１００ａ、１００ｂおよび１００ｃと、配線基板２００とにより構成されている。なお、パワーモジュール本体部１００ａ、１００ｂおよび１００ｃは、それぞれ、本発明の「電力変換装置本体部」の一例である。
パワーモジュール１００は、モータなどに接続される３相インバータ回路を構成している。このパワーモジュール１００を構成するパワーモジュール本体部１００ａ、１００ｂおよび１００ｃのそれぞれの矢印Ｘ１方向側の部分は、３相インバータ回路の上側アーム（Ｐ側）として機能する。また、パワーモジュール本体部１００ａ、１００ｂおよび１００ｃのそれぞれの矢印Ｘ２方向側の部分は、３相インバータ回路の下側アーム（Ｎ側）として機能する。なお、パワーモジュール本体部１００ａ、１００ｂおよび１００ｃは、それぞれ、Ｕ相、Ｖ相、Ｗ相の電力変換を行うものとする。また、パワーモジュール本体部１００ａ、１００ｂおよび１００ｃは、それぞれ、略同様の構成を有しているので、以下では、主としてパワーモジュール本体部１００ａについて説明する。
図２に示すように、配線基板２００の内部には、導電性の金属板からなるＰ相ブスバ２００ａ、Ｕ相ブスバ２００ｂおよびＮ相ブスバ２００ｃが設けられている。また、図１に示すように、これらのＰ相ブスバ２００ａ、Ｕ相ブスバ２００ｂおよびＮ相ブスバ２００ｃの一部は、パワーモジュール本体部１００ａの後述するＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａに対応するように配線基板２００の下面（矢印Ｚ２方向側の面）から露出している。なお、Ｕ相ブスバ２００ｂおよびＮ相ブスバ２００ｃは、それぞれ、本発明の「入出力配線」および「負側配線」の一例である。また、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａは、それぞれ、本発明の「正側端子接続部」、「入出力端子接続部」および「負側端子接続部」の一例である。なお、配線基板２００の内部には、パワーモジュール本体部１００ｂおよび１００ｃの後述するＶ相端子接続部およびＷ相端子接続部に対応するように、Ｖ相ブスバおよびＷ層ブスバが設けられている。
パワーモジュール本体部１００ａは、パワーモジュール本体部１００ａの上面（矢印Ｚ１方向側の面）において配線基板２００に電気的に接続されるように構成されている。具体的には、図１〜図３に示すように、パワーモジュール本体部１００ａの後述するＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａ（細かい点状の網掛け部参照）と、配線基板２００のＰ相ブスバ２００ａ、Ｕ相ブスバ２００ｂおよびＮ相ブスバ２００ｃの配線基板２００の下面（矢印Ｚ２方向側の面）から露出した部分とがバンプ電極３００を介して接合されるように構成されている。
また、図３に示すように、パワーモジュール本体部１００ａと配線基板２００とは、所定の距離（空間）を隔てて配置されるように構成されている。この空間には、たとえば、熱伝導性を有する樹脂などが充填される。これにより、パワーモジュール１００の放熱性を高めながら、パワーモジュール本体部１００ａ、パワーモジュール本体部１００ｂおよびパワーモジュール本体部１００ｃと、配線基板２００とを固定することが可能になる。また、樹脂により、パワーモジュール本体部１００ａと配線基板２００とを接続するＰ相ブスバ２００ａ、Ｎ相ブスバ２００ｃ、Ｕ相ブスバ２００ｂが腐食するのを抑制することが可能になる。なお、この樹脂は、熱伝導性を有するコンパウンドでも代用可能である。
次に、本発明の第１実施形態によるパワーモジュール本体部１００ａの詳細な構成について説明する。
図１〜図５に示すように、パワーモジュール本体部１００ａには、金属板１と、絶縁板２と、Ｐ側基板３およびＮ側基板４と、２つのＰ側半導体素子５と、２つのＮ側半導体素子６と、４つの柱状電極７と、２つのＰ側制御端子８と、２つのＮ側制御端子９と、Ｐ側端子１０と、Ｕ相端子１１と、Ｎ側端子１２とが設けられている。金属板１、Ｐ側基板３およびＮ側基板４は、銅などの金属からなる。また、絶縁板２は、セラミックなどの絶縁物からなる。このパワーモジュール本体部１００ａでは、金属板１、絶縁板２およびＰ側基板３により、Ｐ側の絶縁回路基板が構成され、金属板１、絶縁板２およびＮ側基板４により、Ｎ側の絶縁回路基板が構成されている。なお、Ｐ側半導体素子５は、本発明の「電力変換用半導体素子」の一例であるとともに、「正側半導体素子」の一例である。また、Ｎ側半導体素子６は、本発明の「電力変換用半導体素子」の一例であるとともに、「負側半導体素子」の一例である。また、Ｐ側端子１０、Ｕ相端子１１およびＮ側端子１２は、それぞれ、本発明の「正側端子」、「入出力端子」および「負側端子」の一例である。
２つのＰ側半導体素子５は、１つのＰ側トランジスタ素子５ａと、１つのＰ側ダイオード素子５ｂとにより構成されている。このＰ側トランジスタ素子５ａは、たとえば、ＭＯＳＦＥＴ（電界効果型トランジスタ）である。また、Ｐ側ダイオード素子５ｂは、たとえば、ＳＢＤ（ショットキーバリアダイオード）である。なお、Ｐ側ダイオード素子５ｂは、還流ダイオードとしての機能を有する。図６に示すように、Ｐ側トランジスタ素子５ａと、Ｐ側ダイオード素子５ｂとは、電気的に並列に接続されている。具体的には、Ｐ側ダイオード素子５ｂのカソード電極は、Ｐ側トランジスタ素子５ａのドレイン電極に電気的に接続されている。また、Ｐ側ダイオード素子５ａのアノード電極は、Ｐ側トランジスタ素子５ａのソース電極に電気的に接続されている。なお、Ｐ側トランジスタ素子５ａは、本発明の「電圧駆動型トランジスタ素子」の一例である。また、Ｐ側ダイオード素子５ｂは、本発明の「還流ダイオード素子」の一例である。
Ｐ側トランジスタ素子５ａのドレイン電極およびＰ側ダイオード素子５ｂのカソード電極は、Ｐ側基板３に電気的に接続されている。図５に示すように、Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂの下面（矢印Ｚ２方向側の面）は、半田からなる接合材１３を介してＰ側基板３の上面（矢印Ｚ１方向側の面）に接合されている。なお、Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂは、Ｐ側基板３の表面においてＹ方向に所定の間隔を隔てて並んで配置されている。また、Ｐ側トランジスタ素子５ａは、Ｐ側ダイオード素子５ｂよりも矢印Ｙ１方向側に配置されている。
同様に、２つのＮ側半導体素子６は、１つのＮ側トランジスタ素子６ａと、１つのＮ側ダイオード素子６ｂとにより構成されている。このＮ側ダイオード素子５ｂは、還流ダイオードとしての機能を有する。図６に示すように、Ｎ側トランジスタ素子６ａと、Ｎ側ダイオード素子６ｂとは、電気的に並列に接続されている。具体的には、Ｎ側ダイオード素子６ｂのカソード電極は、Ｎ側トランジスタ素子６ａのドレイン電極に電気的に接続されている。また、Ｎ側ダイオード素子６ｂのアノード電極は、Ｎ側トランジスタ素子６ａのソース電極に電気的に接続されている。なお、Ｎ側トランジスタ素子６ａは、本発明の「電圧駆動型トランジスタ素子」の一例である。また、Ｎ側ダイオード素子６ｂは、本発明の「還流ダイオード素子」の一例である。
図５に示すように、Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂは、Ｎ側基板４の上面（矢印Ｚ１方向側の面）においてＹ方向に並んで配置されている。また、Ｎ側トランジスタ素子６ａは、Ｎ側ダイオード素子６ｂよりも矢印Ｙ１方向側に配置されている。なお、Ｐ側トランジスタ素子５ａおよびＮ側トランジスタ素子６ａと、Ｐ側ダイオード素子５ｂおよびＮ側ダイオード素子６ｂとは、それぞれ、Ｘ方向に並んで配置されている。また、Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂは、Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂよりも矢印Ｘ１方向側に配置されている。
２つのＰ側制御端子８は、それぞれ、Ｐ側トランジスタ素子５ａの上面（矢印Ｚ１方向側の面）に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ８ａを介して接続されている。同様に、２つのＮ側制御端子９は、それぞれ、Ｎ側トランジスタ素子６ａの上面に設けられたゲート電極およびソース電極に対してワイヤボンディングによりワイヤ９ａを介して接続されている。これら２つのＰ側制御端子８および２つのＮ側制御端子９は、パワーモジュール本体部１００ａの後述する樹脂材１４の矢印Ｙ１方向側の側面から矢印Ｙ１方向側に突出している。
Ｐ側端子１０は、接合材１３を介してＰ側基板３の上面（矢印Ｚ１方向側の面）に接合されるように構成されている。また、Ｐ側端子１０は、Ｐ側基板３を介してＰ側トランジスタ素子５ａのドレイン電極およびＰ側ダイオード素子５ｂのカソード電極に電気的に接続されるように構成されている。なお、Ｐ側端子１０は、Ｚ方向に延びる柱状に形成されている。
Ｕ相端子１１は、Ｕ相端子部１１ａと、Ｐ側−Ｎ側接続用電極部１１ｂとにより構成されている。図５に示すように、Ｕ相端子部１１ａは、Ｘ方向およびＹ方向に延びる平板状に形成されている。また、Ｐ側−Ｎ側接続用電極部１１ｂは、Ｙ方向およびＺ方向に延びる柱状に形成されている。
Ｕ相端子部１１ａは、Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂのそれぞれの上面（矢印Ｚ１方向側の面）に接合材１３を介して接合された２つの柱状電極７の上面に接合されるように構成されている。また、Ｕ相端子部１１ａは、２つの柱状電極７を介して、Ｐ側トランジスタ素子５ａのソース電極およびＰ側ダイオード素子５ｂのアノード電極に対して電気的に接続されるように構成されている。なお、柱状電極７は、Ｚ方向に延びる柱状に形成されている。
Ｐ側−Ｎ側接続用電極部１１ｂは、接合材１３を介してＮ側基板４の上面（矢印Ｚ１方向側の面）に接合されるように構成されている。このＰ側−Ｎ側接続用電極部１１ｂは、Ｕ相端子部１１ａに接続されるＰ側半導体素子５（Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂ）と、Ｎ側基板４に接続されるＮ側半導体素子６（Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂ）とを電気的に接続するために設けられている。具体的には、Ｐ側トランジスタ素子５ａのソース電極およびＰ側ダイオード素子５ｂのアノード電極と、Ｎ側トランジスタ素子６ａのドレイン電極およびＮ側ダイオード素子６ｂのカソード電極とがＰ側−Ｎ側接続用電極部１１ｂにより電気的に接続される。
Ｎ側端子１２は、Ｘ方向およびＹ方向に延びる平板状に形成されている。また、Ｎ側端子１２は、Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂのそれぞれの上面（矢印Ｚ１方向側の面）に接合材１３を介して接合された２つの柱状電極７の上面に接合されるように構成されている。また、Ｎ側端子１２は、２つの柱状電極７を介してＮ側トランジスタ素子６ａのソース電極およびＮ側ダイオード素子６ｂのアノード電極に対して電気的に接続されるように構成されている。
ここで、第１実施形態では、Ｐ側端子１０、Ｕ相端子１１およびＮ側端子１２の上面（矢印Ｚ１方向側の面）には、それぞれ、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａ（図１〜図５および図７〜図９の細かい点状の網掛け部参照）が設けられている。これらのＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａは、配線基板２００との電気的接続をとるために設けられている。また、これらのＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａは、パワーモジュール本体部１００ａと配線基板２００との間で流入および流出する電流の流入口および流出口として機能する。なお、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａは、本発明の「第１配線基板接続部」および「第２配線基板接続部」の一例であるとともに、「配線基板接続部」の一例である。なお、上記したＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａに対応するように、パワーモジュール本体部１００ｂにはＰ側端子接続部、Ｖ相端子接続部およびＮ側端子接続部が設けられ、パワーモジュール本体部１００ｃにはＰ側端子接続部、Ｗ相端子接続部およびＮ側端子接続部が設けられている。
第１実施形態では、図６〜図９に示すように、配線基板２００からＰ側端子１０のＰ側端子接続部１０ａを介してパワーモジュール本体部１００ａに流入した電流は、Ｐ側基板３を経由してＰ側トランジスタ素子５ａを通過した後に、Ｐ側トランジスタ素子５ａ上の柱状電極７を経由してＵ相端子１１のＵ相端子接続部１１ｃを介して配線基板２００側に流出する。また、配線基板２００からＵ相端子接続部１１ｃを介してＰ側ダイオード素子５ｂに流入した電流は、Ｐ側ダイオード素子５ｂを通過した後にＰ側端子接続部１０ａを介して配線基板２００側に流出する。また、配線基板２００からＵ相端子１１のＵ相端子接続部１１ｃを介してＮ側基板４を経由してＮ側トランジスタ素子６ａに流入した電流は、Ｎ側トランジスタ素子６ａを通過した後にＮ側トランジスタ素子６ａ上の柱状電極７を経由してＮ側端子１２のＮ側端子接続部１２ａを介して配線基板２００側に流出する。また、配線基板２００からＮ側端子接続部１２ａを介してＮ側ダイオード素子６ｂに流入した電流は、Ｎ側ダイオード素子６ｂを通過した後にＵ相端子接続部１１ｃを介して配線基板２００側に流出する。
図７に示すように、Ｐ側端子接続部１０ａおよびＵ相端子接続部１１ｃは、パワーモジュール本体部１００ａの上面側（矢印Ｚ１方向側）から見てＰ側半導体素子５（Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂ）から同じ方向側（矢印Ｙ２方向側）に離間した位置にＸ方向に並んで配置されている。これにより、図７および図８に示すように、Ｐ側端子接続部１０ａからＰ側トランジスタ素子５ａに向かって流れる電流（矢印Ａ１参照）と、Ｐ側トランジスタ素子５ａからＵ相端子接続部１１ｃに向かって流れる電流（矢印Ａ２参照）とで電流の流れる方向が略逆方向になる。また、Ｕ相端子接続部１１ｃからＰ側ダイオード素子５ｂに向かって流れる電流（矢印Ｂ１参照）と、Ｐ側ダイオード素子５ｂからＰ側端子接続部１０ａに向かって流れる電流（矢印Ｂ２参照）とで電流の流れる方向が略逆方向になる。そして、これら略逆方向の電流によりそれぞれの電流経路に発生する磁束の変化が互いに相殺される。すなわち、第１実施形態では、パワーモジュール本体部１００ａの上側アーム（Ｐ側）において流れる電流がＰ側半導体素子５を通過する前後で電流の流れる方向が略逆方向になるように、Ｐ側半導体素子５に対するＰ側端子接続部１０ａおよびＵ相端子接続部１１ｃの配置位置が設定されている。なお、第１実施形態では、Ｐ側半導体素子５を通過する前後の２つの電流経路間の距離が、その２つの電流経路に流れる略逆方向の電流同士で磁束の変化の打ち消しが可能な距離に設定されている。
また、第１実施形態では、Ｐ側端子接続部１０ａからＰ側トランジスタ素子５ａに向かって流れる電流（矢印Ａ１参照）と、Ｐ側トランジスタ素子５ａからＵ相端子接続部１１ｃに向かって流れる電流（矢印Ａ２参照）とで電流経路が互いに対向している。また、Ｕ相端子接続部１１ｃからＰ側ダイオード素子５ｂに向かって流れる電流（矢印Ｂ１参照）と、Ｐ側ダイオード素子５ｂからＰ側端子接続部１０ａに向かって流れる電流（矢印Ｂ２参照）とで電流経路が互いに対向している。すなわち、第１実施形態では、パワーモジュール本体部１００ａの上側アーム（Ｐ側）においてＰ側半導体素子５（Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂ）を通過する前後の２つの電流経路が互いに対向するように、Ｐ側半導体素子５に対するＰ側端子接続部１０ａおよびＵ相端子接続部１１ｃの配置位置が設定されている。
図７に示すように、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａは、パワーモジュール本体部１００ａの上面側（矢印Ｚ１方向側）から見てＮ側半導体素子６（Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂ）から同じ方向側（矢印Ｙ２方向側）に離間した位置にＸ方向に所定の間隔を隔てて並んで配置されている。これにより、図７および図９に示すように、Ｕ相端子接続部１１ｃからＮ側トランジスタ素子６ａに向かって流れる電流（矢印Ｃ１参照）と、Ｎ側トランジスタ素子６ａからＮ側端子接続部１２ａに向かって流れる電流（矢印Ｃ２参照）とで電流の流れる方向が略逆方向になる。また、Ｎ側端子接続部１２ａからＮ側ダイオード素子６ｂに向かって流れる電流（矢印Ｄ１参照）と、Ｎ側ダイオード素子６ｂからＵ相端子接続部１１ｃに向かって流れる電流（矢印Ｄ２参照）とで電流の流れる方向が略逆方向になる。そして、これら略逆方向の電流によりそれぞれの電流経路に発生する磁束の変化が互いに相殺される。すなわち、第１実施形態では、パワーモジュール本体部１００ａの下側アーム（Ｎ側）において流れる電流がＮ側半導体素子６を通過する前後で電流の流れる方向が略逆方向になるように、Ｎ側半導体素子６に対するＵ相端子接続部１１ｃおよびＮ側端子接続部１２ａの配置位置が設定されている。なお、第１実施形態では、Ｎ側半導体素子６を通過する前後の２つの電流経路間の距離が、その２つの電流経路に流れる略逆方向の電流同士で磁束の変化の打ち消しが可能な距離に設定されている。
また、第１実施形態では、図７および図９に示すように、Ｕ相端子接続部１１ｃからＮ側トランジスタ素子６ａに向かって流れる電流の経路（矢印Ｃ１参照）と、Ｎ側トランジスタ素子６ａからＮ側端子接続部１２ａに向かって流れる電流の経路（矢印Ｃ２参照）とが互いに対向している。また、Ｎ側端子接続部１２ａからＮ側ダイオード素子６ｂに向かって流れる電流の経路（矢印Ｄ１参照）と、Ｎ側ダイオード素子６ｂからＵ相端子接続部１１ｃに向かって流れる電流の経路（矢印Ｄ２参照）とが互いに対向している。すなわち、第１実施形態では、パワーモジュール本体部１００ａの下側アーム（Ｎ側）においてＮ側半導体素子６（Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂ）を通過する前後の２つの電流経路が互いに対向するように、Ｎ側半導体素子６（Ｎ側トランジスタ素子６ａおよびＮ側ダイオード素子６ｂ）に対するＵ相端子接続部１１ｃおよびＮ側端子接続部１２ａの配置位置が設定されている。
なお、図１〜図４および図７〜図９に示すように、パワーモジュール本体部１００ａには、絶縁板２と、Ｐ側基板３およびＮ側基板４と、２つのＰ側半導体素子５と、２つのＮ側半導体素子６と、柱状電極７と、Ｐ側端子１０と、Ｕ相端子１１と、Ｎ側端子１２とを覆うように、シリコンゲルなどからなる絶縁性の樹脂材１４が設けられている。樹脂材１４は、パワーモジュール本体部１００ａの外形面を形成するように設けられている。この樹脂材１４の上面（矢印Ｚ１方向側の面）からは、Ｐ側端子１０、Ｕ相端子１１およびＮ側端子１２が露出している。また、これらのＰ側端子１０、Ｕ相端子１１およびＮ側端子１２の樹脂材１４の上面から露出された露出面は、互いに略同じ高さを有している。なお、樹脂材１４は、本発明の「封止材」の一例である。
第１実施形態では、上記のように、パワーモジュール本体部１００ａに、Ｐ側半導体素子５およびＮ側半導体素子６と、パワーモジュール本体部１００ａの上面（矢印Ｚ１方向側の面）において配線基板２００との電気的接続をとるとともに、配線基板２００との間で電流が流入および流出するＰ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａを設ける。これにより、配線基板２００をパワーモジュール本体部１００ａの上面に対して取り付けることができるので、配線基板２００の取り付けを容易に行うことができる。また、第１実施形態では、配線基板２００からＰ側端子接続部１０ａまたはＵ相端子接続部１１ｃ（Ｕ相端子接続部１１ｃまたはＮ側端子接続部１２ａ）の一方を介してＰ側半導体素子５（Ｎ側半導体素子６）に電流が流入した後にＰ側端子接続部１０ａまたはＵ相端子接続部１１ｃ（Ｕ相端子接続部１１ｃまたはＮ側端子接続部１２ａ）の他方を介して配線基板２００側へ電流が流出するように電流が流れる場合に、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後で電流の流れる方向を略逆方向にするとともに、略逆方向の電流を流すことにより磁束の変化の打ち消しを可能にするように、Ｐ側半導体素子５（Ｎ側半導体素子６）に対するＰ側端子接続部１０ａおよびＵ相端子接続部１１ｃ（Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａ）の配置位置を設定する。これにより、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の電流によってそれぞれの電流経路に発生する磁束の変化を、パワーモジュール１００の内部において相殺することができるとともに、たとえばワイヤを用いてパワーモジュール１００の内部の配線を行う場合に比べて、パワーモジュール１００の内部における電流経路全体の長さを短くすることができるので、その分、装置全体の配線インダクタンスを小さくすることができる。
また、第１実施形態では、上記のように、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の２つの電流経路間の距離を、その２つの電流経路に流れる略逆方向の電流同士で磁束の変化の打ち消しが可能な距離に設定する。これにより、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の電流によってそれぞれの電流経路に発生する磁束の変化を確実に相殺することができるので、装置全体の配線インダクタンスを確実に小さくすることができる。
また、第１実施形態では、上記のように、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の２つの電流経路を互いに対向させるように、Ｐ側半導体素子５（Ｎ側半導体素子６）に対するＰ側端子接続部１０ａおよびＵ相端子接続部１１ｃ（Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａ）の配置位置を設定する。これにより、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の２つの電流経路を対向させることができるので、Ｐ側半導体素子５（Ｎ側半導体素子６）を通過する前後の電流によりそれぞれの電流経路に発生する磁束の変化をより確実に相殺することができる。その結果、装置全体の配線インダクタンスをより確実に小さくすることができる。
また、第１実施形態では、上記のように、Ｐ側端子接続部１０ａおよびＵ相端子接続部１１ｃを、パワーモジュール本体部１００ａの上面側（矢印Ｚ１方向側）から見てＰ側半導体素子５から同じ方向側（矢印Ｙ２方向側）に離間した位置にＸ方向に並べて配置する。また、Ｐ側端子接続部１０ａまたはＵ相端子接続部１１ｃの一方からＰ側半導体素子５に向かって流れる電流（矢印Ａ１または矢印Ｂ１参照）と、Ｐ側半導体素子５からＰ側端子接続部１０ａまたはＵ相端子接続部１１ｃの他方に向かって流れる電流（矢印Ａ２または矢印Ｂ２参照）とで電流の流れる方向を略逆方向にするとともに、略逆方向の電流を流すことにより磁束の変化の打ち消しを可能にするように構成する。これにより、Ｐ側半導体素子５を通過する前後の電流によってそれぞれの電流経路に発生する磁束の変化を、パワーモジュール本体部１００ａのＰ側半導体素子５が配置された側（矢印Ｘ１方向側）の内部において容易に相殺することができる。
また、第１実施形態では、上記のように、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａを、パワーモジュール本体部１００ａの上面側（矢印Ｚ１方向側）から見てＮ側半導体素子６から同じ方向側（矢印Ｙ２方向側）に離間した位置にＸ方向に並べて配置する。また、Ｕ相端子接続部１１ｃまたはＮ側端子接続部１２ａの一方からＮ側半導体素子６に向かって流れる電流（矢印Ｃ１または矢印Ｄ１参照）と、Ｎ側半導体素子６からＵ相端子接続部１１ｃまたはＮ側端子接続部１２ａの他方に向かって流れる電流（矢印Ｃ２または矢印Ｄ２参照）とで電流の流れる方向を略逆方向にするとともに、略逆方向の電流を流すことにより磁束の変化の打ち消しを可能にするように構成する。これにより、Ｎ側半導体素子６を通過する前後の電流によってそれぞれの電流経路に発生する磁束の変化を、パワーモジュール本体部１００ａのＮ側半導体素子６が配置された側（矢印Ｙ１方向側）の内部において容易に相殺することができる。
また、第１実施形態では、上記のように、パワーモジュール本体部１００ａを覆う樹脂からなる樹脂材１４を設ける。また、樹脂材１４を、樹脂材１４の上面（矢印Ｚ１方向側の面）において、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａを露出させるように構成する。また、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａの樹脂材１４の上面から露出された露出面を、互いに略同じ高さを有するように構成する。これにより、Ｐ側端子接続部１０ａ、Ｕ相端子接続部１１ｃおよびＮ側端子接続部１２ａの樹脂材１４の上面から露出された露出面が面一になるので、パワーモジュール本体部１００ａの上面が平坦になる。その結果、パワーモジュール本体部１００ａの上面に対する配線基板２００の取り付けをより容易に行うことができる。
（第２実施形態）
次に、図１０〜図１４を参照して、本発明の第２実施形態によるパワーモジュール１０１について説明する。この第２実施形態では、パワーモジュール１００を流れる電流により発生する磁束の変化がパワーモジュール本体部１００ａの内部において相殺される上記第１実施形態と異なり、パワーモジュール１０１を流れる電流により発生する磁束の変化がパワーモジュール本体部１０１ａと配線基板２０１とを含めたパワーモジュール１０１全体の内部において相殺される例について説明する。
図１０に示すように、本発明の第２実施形態によるパワーモジュール１０１は、３つのパワーモジュール本体部１０１ａ、１０１ｂおよび１０１ｃと、配線基板２０１とにより構成されている。これらのパワーモジュール本体部１０１ａ、１０１ｂおよび１０１ｃは、それぞれ、略同様の構成を有しているので、以下では、主としてパワーモジュール本体部１０１ａについて説明する。なお、パワーモジュール１０１は、本発明の「電力変換装置」の一例である。また、パワーモジュール本体部１０１ａ、１０１ｂおよび１０１ｃは、それぞれ、本発明の「電力変換装置本体部」の一例である。
パワーモジュール本体部１０１ａは、パワーモジュール本体部１０１ａの上面（矢印Ｚ１方向側の面）において配線基板２０１に電気的に接続されるように構成されている。具体的には、パワーモジュール本体部１０１ａのＰ側端子接続部１０ｂ、Ｕ相端子接続部１１ｄおよびＮ側端子接続部１２ｂ（図１０および図１２〜図１４の細かい点状の網掛け部参照）が、配線基板２０１のＰ相ブスバ２０１ａ、Ｕ相ブスバ２０１ｂおよびＮ相ブスバ２０１ｃの配線基板２０１の下面（矢印Ｚ２方向側の面）から露出した部分に接合されるように構成されている。なお、Ｕ相ブスバ２０１ｂおよびＮ相ブスバ２０１ｃは、それぞれ、本発明の「入出力配線」および「負側配線」の一例である。また、Ｐ側端子接続部１０ｂ、Ｕ相端子接続部１１ｄおよびＮ側端子接続部１２ｂは、それぞれ、本発明の「正側端子接続部」、「入出力端子接続部」および「負側端子接続部」の一例である。なお、上記したＰ側端子接続部１０ｂ、Ｕ相端子接続部１１ｄおよびＮ側端子接続部１２ｂに対応するように、パワーモジュール本体部１０１ｂにはＰ側端子接続部、Ｖ相端子接続部およびＮ側端子接続部が設けられ、パワーモジュール本体部１０１ｃにはＰ側端子接続部、Ｗ相端子接続部およびＮ側端子接続部が設けられている。また、配線基板２０１の内部には、パワーモジュール本体部１０１ｂおよび１０１ｃのＶ相端子接続部およびＷ相端子接続部に対応するように、Ｖ相ブスバおよびＷ層ブスバが設けられている。
また、パワーモジュール本体部１０１ａのＰ側端子接続部１０ｂ、Ｕ相端子接続部１１ｄおよびＮ側端子接続部１２ｂは、パワーモジュール本体部１０１ａと配線基板２０１との間で流入および流出する電流の流入口および流出口として機能する。なお、Ｐ側端子接続部１０ｂ、Ｕ相端子接続部１１ｄおよびＮ側端子接続部１２ｂは、本発明の「第１配線基板接続部」および「第２配線基板接続部」の一例であるとともに、「配線基板接続部」の一例である。
第２実施形態では、図１１〜図１４に示すように、配線基板２０１のＰ相ブスバ２０１ａを介してパワーモジュール本体部１０１ａのＰ側端子１０のＰ側端子接続部１０ｂからＰ側トランジスタ素子５ａに流入した電流は、Ｐ側トランジスタ素子５ａを通過した後にＵ相端子１１のＵ相端子接続部１１ｄから配線基板２０１のＵ相ブスバ２０１ｂを介して流出する。また、配線基板２０１のＵ相ブスバ２０１ｂを介してパワーモジュール本体部１０１ａのＵ相端子１１のＵ相端子接続部１１ｄからＰ側ダイオード素子５ｂに流入した電流は、Ｐ側ダイオード素子５ｂを通過した後にＰ側端子１０のＰ側端子接続部１０ｂから配線基板２０１のＰ相ブスバ２０１ａを介して流出する。また、配線基板２０１のＵ相ブスバ２０１ｂを介してパワーモジュール本体部１０１ａのＵ相端子１１のＵ相端子接続部１１ｄからＮ側トランジスタ素子６ａに流入した電流は、Ｎ側トランジスタ素子６ａを通過した後にＮ側端子１２のＮ側端子接続部１２ｂから配線基板２０１のＮ相ブスバ２０１ｃを介して流出する。また、配線基板２０１のＮ相ブスバ２０１ｃを介してパワーモジュール本体部１０１ａのＮ側端子１２のＮ側端子接続部１２ｂからＮ側ダイオード素子６ｂに流入した電流は、Ｎ側ダイオード素子６ｂを通過した後にＵ相端子１１のＵ相端子接続部１１ｄから配線基板２０１のＵ相ブスバ２０１ｂを介して流出する。
ここで、第２実施形態では、図１２および図１３に示すように、Ｕ相端子接続部１１ｄは、パワーモジュール本体部１０１ａの内部に設けられたＰ側半導体素子５（Ｐ側トランジスタ素子５ａおよびＰ側ダイオード素子５ｂ）の上方（矢印Ｚ１方向側）に配置されている。このＵ相端子接続部１１ｄは、パワーモジュール本体部１０１ａの上面（矢印Ｚ１方向側の面）において、Ｐ側端子接続部１０ｂに対してＹ方向に所定の間隔を隔てて並んで配置されている。なお、Ｕ相端子接続部１１ｄは、Ｐ側端子接続部１０ｂよりも矢印Ｙ１方向側に配置されている。一方、図１３に示すように、配線基板２０１のＵ相ブスバ２０１ｂは、配線基板２０１の内部においてＰ側端子接続部１０ｂとＵ相端子接続部１１ｄとが並んでいる方向（Ｙ方向）と略並行に延びるように設けられている。これにより、パワーモジュール本体部１０１ａの内部においてＰ側端子接続部１０ｂとＰ側半導体素子５との間を流れる電流（矢印Ｅ１および矢印Ｆ２参照）と、配線基板２０１のＵ相ブスバ２０１ｂを介して流れる電流（矢印Ｅ２および矢印Ｆ１参照）とで電流の流れる方向が略逆方向になる。そして、これら略逆方向の電流によりそれぞれの電流経路に発生する磁束の変化がパワーモジュール本体部１０１ａと配線基板２０１とを含めたパワーモジュール１０１全体の内部において相殺される。
また、第２実施形態では、図１２および図１４に示すように、Ｎ側端子接続部１２ｂは、パワーモジュール本体部１０１ａの内部に設けられたＮ側半導体素子６の上方（矢印Ｚ１方向側）に配置されている。このＮ側端子接続部１２ｂは、パワーモジュール本体部１０１ａの上面（矢印Ｚ１方向側の面）において、Ｕ相端子接続部１１ｄに対してＸ方向に所定の間隔を隔てて並んで配置されている。なお、Ｎ側端子接続部１２ｂは、Ｕ相端子接続部１１ｄよりも矢印Ｘ２方向側に配置されている。一方、図１４に示すように、配線基板２０１のＮ相ブスバ２０１ｃと、配線基板２０１のＵ相ブスバ２０１ｂとは、配線基板２０１の内部において互いに略平行に（Ｙ方向に）延びるように設けられている。これにより、配線基板２０１の内部においてＵ相ブスバ２０１ｂを介して流れる電流（矢印Ｇ１および矢印Ｈ２参照）と、配線基板２０１の内部においてＮ相ブスバ２０１ｃを介して流れる電流（矢印Ｇ２および矢印Ｈ１参照）とで電流の流れる方向が略逆方向になる。そして、これら略逆方向の電流によりそれぞれの電流経路に発生する磁束の変化が配線基板２０１の内部において相殺される。
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
第２実施形態では、上記のように、配線基板２０１の内部に、Ｕ相端子接続部１１ｄに電気的に接続されるＵ相ブスバ２０１ｂを設ける。また、Ｕ相端子接続部１１ｄを、パワーモジュール本体部１０１ａの内部に配置されたＰ側半導体素子５の上方（矢印Ｚ１方向側）に配置するとともに、パワーモジュール本体部１０１ａの上面（矢印Ｚ１方向側の面）においてＰ側端子接続部１０ｂと並んで配置する。また、Ｕ相ブスバ２０１ｂを、Ｐ側端子接続部１０ｂとＵ相端子接続部１１ｄとが並んでいる方向（Ｙ方向）と略平行に延びるように設ける。また、パワーモジュール本体部１０１ａの内部においてＰ側端子接続部１０ｂとＰ側半導体素子５との間を流れる電流（矢印Ｅ１および矢印Ｆ２参照）と、配線基板２０１の内部においてＵ相ブスバ２０１ｂを介して流れる電流（矢印Ｅ２および矢印Ｆ１参照）とで電流の流れる方向を略逆方向にするとともに、略逆方向の電流を流すことにより磁束の変化の打ち消しを可能にするように構成する。これにより、パワーモジュール本体部１０１ａの内部においてＰ側端子接続部１０ｂとＰ側半導体素子５との間を流れる電流により発生する磁束の変化と、配線基板２０１の内部においてＵ相ブスバ２０１ｂを介して流れる電流により発生する磁束の変化とを相殺することができる。その結果、パワーモジュール本体部１０１ａのみならず配線基板２０１をも用いてパワーモジュール１０１全体の配線インダクタンスを小さくすることができる。
また、第２実施形態では、上記のように、配線基板２０１の内部に、Ｕ相端子接続部１１ｄに電気的に接続されるＵ相ブスバ２０１ｂと、Ｎ側端子接続部１２ｂに電気的に接続されるＮ相ブスバ２０１ｃとを設ける。また、Ｕ相ブスバ２０１ｂとＮ相ブスバ２０１ｃとを、配線基板２０１の内部において互いに略平行に延びるように設ける。また、配線基板２０１の内部においてＵ相ブスバ２０１ｂを介して流れる電流（矢印Ｇ１および矢印Ｈ２参照）と、配線基板２０１の内部においてＮ相ブスバ２０１ｃを介して流れる電流（矢印Ｇ２および矢印Ｈ１参照）とで電流の流れる方向を略逆方向にするとともに、略逆方向の電流を流すことにより磁束の変化の打ち消しを可能にするように構成する。これにより、配線基板２０１の内部においてＵ相ブスバ２０１ｂを介して流れる電流により発生する磁束の変化と、配線基板２０１の内部においてＮ相ブスバ２０１ｃを介して流れる電流により発生する磁束の変化とを相殺することができる。その結果、パワーモジュール１０１のうちの配線基板２０１を用いてパワーモジュール１０１全体の配線インダクタンスを小さくすることができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１および第２実施形態では、本発明の電力変換用半導体素子としてＭＯＳＦＥＴ（電界効果型トランジスタ）およびＳＢＤ（ショットキーバリアダイオード）を用いる例を示したが、本発明はこれに限らない。本発明では、電力変換用半導体素子であれば、ＭＯＳＦＥＴおよびＳＢＤ以外の半導体素子を用いてもよい。
また、上記第１および第２実施形態では、本発明の電圧駆動型トランジスタとしてＭＯＳＦＥＴを用いる例を示したが、本発明はこれに限らない。本発明では、電圧駆動型トランジスタであれば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのその他のトランジスタを用いてもよい。
また、上記第１および第２実施形態では、還流ダイオードとして、ＳＢＤを用いる例を示したが、本発明はこれに限らない。本発明では、還流ダイオードであれば、ＦＲＤ（ファーストリカバリーダイオード）などのその他のダイオードを用いてもよい。
また、上記第１および第２実施形態では、パワーモジュール本体部のＰ側およびＮ側のそれぞれに、ＭＯＳＦＥＴとＳＢＤとを１セットずつ配置する例を示したが、本発明はこれに限らない。本発明では、パワーモジュール本体部のＰ側およびＮ側のそれぞれに、ＭＯＳＦＥＴとＳＢＤとを複数セットずつ配置してもよい。
また、上記第１および第２実施形態では、パワーモジュール本体部と配線基板とをバンプ電極により接合する例を示したが、本発明はこれに限らない。本発明では、パワーモジュール本体部と配線基板とを半田やＡｇナノペーストなどにより接合してもよい。
５ Ｐ側半導体素子（正側半導体素子、電力変換用半導体素子）
５ａ Ｐ側トランジスタ素子（電圧駆動型トランジスタ素子）
５ｂ Ｐ側ダイオード素子（還流ダイオード素子）
６ Ｎ側半導体素子（負側半導体素子、電力変換用半導体素子）
６ａ Ｎ側トランジスタ素子（電圧駆動型トランジスタ素子）
６ｂ Ｐ側ダイオード素子（還流ダイオード素子）
１０ Ｐ側端子（正側端子）
１０ａ、１０ｂ Ｐ側端子接続部（正側端子接続部、配線基板接続部）
１１ Ｕ相端子（入出力端子）
１１ｃ、１１ｄ Ｕ層端子接続部（入出力端子接続部、配線基板接続部）
１２ Ｎ側端子（負側端子）
１２ａ、１２ｂ Ｎ側端子接続部（負側端子接続部、配線基板接続部）
１４ 樹脂材（封止材）
１００、１０１ パワーモジュール（電力変換装置）
１００ａ、１００ｂ、１００ｃ、１０１ａ、１０１ｂ、１０１ｃ パワーモジュール本体部（電力変換装置本体部）
２００、２０１ 配線基板
２００ｂ、２０１ｂ Ｕ層ブスバ（入出力配線）
２００ｃ、２０１ｃ Ｎ層ブスバ（負側配線）

Claims (12)

  1. 電力変換装置本体部と、
    前記電力変換装置本体部に電気的に接続される配線基板とを備え、
    前記電力変換装置本体部は、電力変換用半導体素子と、前記電力変換装置本体部の上面において前記配線基板との電気的接続をとるとともに、前記配線基板との間で電流が流入および流出する第１配線基板接続部および第２配線基板接続部を有する配線基板接続部とを含み、
    前記配線基板から前記第１配線基板接続部または前記第２配線基板接続部の一方を介して前記電力変換用半導体素子に電流が流入した後に前記第１配線基板接続部または前記第２配線基板接続部の他方を介して前記配線基板側へ電流が流出するように電流が流れる場合に、前記電力変換用半導体素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、前記電力変換用半導体素子に対する前記第１配線基板接続部および前記第２配線基板接続部の配置位置が設定されている、電力変換装置。
  2. 前記電力変換用半導体素子を通過する前後の２つの電流経路間の距離は、前記２つの電流経路に流れる逆方向の電流同士で磁束の変化の打ち消しが可能な距離に設定されている、請求項１に記載の電力変換装置。
  3. 前記電力変換用半導体素子を通過する前後の２つの電流経路が互いに対向するように、前記電力変換用半導体素子に対する前記第１配線基板接続部および前記第２配線基板接続部の配置位置が設定されている、請求項１または２に記載の電力変換装置。
  4. 前記電力変換用半導体素子は、正側半導体素子を含み、
    前記電力変換装置本体部は、前記配線基板との電気的接続をとるための正側端子および入出力端子をさらに含み、
    前記第１配線基板接続部および前記第２配線基板接続部は、それぞれ、正側端子接続部および入出力端子接続部を含み、
    前記配線基板から前記正側端子接続部または前記入出力端子接続部の一方を介して前記正側半導体素子に電流が流入した後に前記正側端子接続部または前記入出力端子接続部の他方を介して前記配線基板側へ電流が流出するように電流が流れる場合に、前記正側半導体素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、前記正側半導体素子に対する前記正側端子接続部および前記入出力端子接続部の配置位置が設定されている、請求項１〜３のいずれか１項に記載の電力変換装置。
  5. 前記正側端子接続部および前記入出力端子接続部は、前記電力変換装置本体部の上面側から見て前記正側半導体素子から同じ方向側に離間した位置に並んで配置されており、
    前記正側端子接続部または前記入出力端子接続部の一方から前記正側半導体素子に向かって流れる電流と、前記正側半導体素子から前記正側端子接続部または前記入出力端子接続部の他方に向かって流れる電流とで電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように構成されている、請求項４に記載の電力変換装置。
  6. 前記配線基板の内部には、前記入出力端子接続部に電気的に接続される入出力配線が設けられており、
    前記入出力端子接続部は、前記電力変換装置本体部の内部に配置された前記正側半導体素子の上方に配置されるとともに、前記電力変換装置本体部の上面において前記正側端子接続部と並んで配置されており、
    前記入出力配線は、前記正側端子接続部と前記入出力端子接続部とが並んでいる方向と略平行に延びるように設けられており、
    前記電力変換装置本体部の内部において前記正側端子接続部と前記正側半導体素子との間を流れる電流と、前記配線基板の内部において前記入出力配線を介して流れる電流とで電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように構成されている、請求項４に記載の電力変換装置。
  7. 前記電力変換用半導体素子は、負側半導体素子を含み、
    前記電力変換装置本体部は、前記配線基板との電気的接続をとるための負側端子および入出力端子をさらに含み、
    前記第１配線基板接続部および前記第２配線基板接続部は、それぞれ、負側端子接続部および入出力端子接続部を含み、
    前記配線基板から前記負側配線基板接続部または前記入出力端子接続部の一方を介して前記負側半導体素子に電流が流入した後に前記負側配線基板接続部または前記入出力端子接続部の他方を介して前記配線基板側へ電流が流出するように電流が流れる場合に、前記負側半導体素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、前記負側半導体素子に対する前記負側端子接続部および前記入出力端子接続部の配置位置が設定されている、請求項１〜３のいずれか１項に記載の電力変換装置。
  8. 前記負側端子接続部および前記入出力端子接続部は、前記電力変換装置本体部の上面側から見て前記負側半導体素子から同じ方向側に離間した位置に並んで配置されており、
    前記負側端子接続部または前記入出力端子接続部の一方から前記負側半導体素子に向かって流れる電流と、前記負側半導体素子から前記負側端子接続部または前記入出力端子接続部の他方に向かって流れる電流とで電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように構成されている、請求項７に記載の電力変換装置。
  9. 前記配線基板の内部には、前記負側端子接続部に電気的に接続される負側配線と、前記入出力端子接続部に電気的に接続される入出力配線とが設けられており、
    前記負側配線と前記入出力配線とは、前記配線基板の内部において互いに略平行に延びるように設けられており、
    前記配線基板の内部において前記入出力配線を介して流れる電流と、前記配線基板の内部において前記負側配線を介して流れる電流とで電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように構成されている、請求項７に記載の電力変換装置。
  10. 前記電力変換装置本体部は、前記配線基板との電気的接続をとるための正側端子、負側端子および入出力端子をさらに含み、
    前記配線基板接続部は、正側端子接続部、負側端子接続部および入出力端子接続部を含み、
    前記電力変換装置本体部を覆う樹脂からなる封止材をさらに備え、
    前記封止材は、前記封止材の上面において、前記正側端子接続部、前記負側端子接続部および前記入出力端子接続部を露出させるように構成されており、
    前記正側端子接続部、負側端子接続部および入出力端子接続部の前記封止材の上面から露出された露出面は、互いに略同じ高さを有する、請求項１〜９のいずれか１項に記載の電力変換装置。
  11. 前記電力変換用半導体素子は、電圧駆動型トランジスタ素子を含み、
    前記配線基板から前記第１配線基板接続部を介して前記電圧駆動型トランジスタ素子に電流が流入した後に前記第２配線基板接続部を介して前記配線基板側へ電流が流出するように電流が流れる場合に、前記電圧駆動型トランジスタ素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、前記電圧駆動型トランジスタ素子に対する前記第１配線基板接続部および前記第２配線基板接続部の配置位置が設定されている、請求項１〜１０のいずれか１項に記載の電力変換装置。
  12. 前記電力変換用半導体素子は、前記電圧駆動型トランジスタ素子に並列接続される還流ダイオード素子をさらに含み、
    前記配線基板から前記第２配線基板接続部を介して前記還流ダイオード素子に電流が流入した後に前記第１配線基板接続部を介して前記配線基板側へ電流が流出するように電流が流れる場合に、前記還流ダイオード素子を通過する前後で電流の流れる方向が逆方向になるとともに、逆方向の電流が流れることにより磁束の変化の打ち消しが可能なように、前記還流ダイオード素子に対する前記第１配線基板接続部および前記第２配線基板接続部の配置位置が設定されている、請求項１１に記載の電力変換装置。
JP2012546716A 2010-12-01 2011-09-05 電力変換装置 Expired - Fee Related JP5601376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012546716A JP5601376B2 (ja) 2010-12-01 2011-09-05 電力変換装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010268743 2010-12-01
JP2010268743 2010-12-01
PCT/JP2011/070125 WO2012073570A1 (ja) 2010-12-01 2011-09-05 電力変換装置
JP2012546716A JP5601376B2 (ja) 2010-12-01 2011-09-05 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2012073570A1 JPWO2012073570A1 (ja) 2014-05-19
JP5601376B2 true JP5601376B2 (ja) 2014-10-08

Family

ID=46171526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546716A Expired - Fee Related JP5601376B2 (ja) 2010-12-01 2011-09-05 電力変換装置

Country Status (4)

Country Link
US (1) US9025341B2 (ja)
JP (1) JP5601376B2 (ja)
CN (1) CN103229408A (ja)
WO (1) WO2012073570A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
EP4293714A3 (en) 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
JP5763026B2 (ja) * 2012-09-24 2015-08-12 株式会社東芝 半導体装置
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
CN106489203B (zh) 2014-07-03 2018-09-18 日产自动车株式会社 半桥式功率半导体模块及其制造方法
CN107155372B (zh) * 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
EP3326277B1 (en) * 2015-07-21 2019-12-04 ABB Schweiz AG Controlling a three-phase electrical converter
DE102015223602A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
WO2018011969A1 (ja) 2016-07-15 2018-01-18 新電元工業株式会社 半導体モジュール
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
DE112019006795T5 (de) * 2019-02-01 2021-11-11 Mitsubishi Electric Corporation Halbleiterbauelement und leistungswandlervorrichtung
DE112021002383T5 (de) 2020-10-14 2023-01-26 Rohm Co., Ltd. Halbleitermodul
JP7352754B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
JP7354464B2 (ja) 2020-10-14 2023-10-02 ローム株式会社 半導体モジュール
JP2022165445A (ja) 2021-04-20 2022-11-01 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332688A (ja) * 2000-05-25 2001-11-30 Nissan Motor Co Ltd 電力配線構造及び半導体装置
JP2002033446A (ja) * 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP2004214452A (ja) * 2003-01-06 2004-07-29 Fuji Electric Device Technology Co Ltd 電力用半導体モジュールおよび外部電極との結線方法
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE171823T1 (de) * 1993-12-23 1998-10-15 Asea Brown Boveri Umrichteranordnung mit niederinduktivem kommutierungskreis
JP4066644B2 (ja) * 2001-11-26 2008-03-26 株式会社豊田自動織機 半導体装置、半導体装置の配線方法
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
CN100592842C (zh) * 2007-11-09 2010-02-24 财团法人工业技术研究院 电路板的电性连通结构及具有该连通结构的电路板
JP5336413B2 (ja) * 2010-04-02 2013-11-06 株式会社豊田中央研究所 パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033446A (ja) * 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP2001332688A (ja) * 2000-05-25 2001-11-30 Nissan Motor Co Ltd 電力配線構造及び半導体装置
JP2004214452A (ja) * 2003-01-06 2004-07-29 Fuji Electric Device Technology Co Ltd 電力用半導体モジュールおよび外部電極との結線方法
JP2007273884A (ja) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp 半導体装置、半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
WO2012073570A1 (ja) 2012-06-07
US20130258628A1 (en) 2013-10-03
US9025341B2 (en) 2015-05-05
CN103229408A (zh) 2013-07-31
JPWO2012073570A1 (ja) 2014-05-19

Similar Documents

Publication Publication Date Title
JP5601376B2 (ja) 電力変換装置
JP6546260B2 (ja) 半導体モジュール
JP6394489B2 (ja) 半導体装置
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
US10304761B2 (en) Semiconductor device and alternator using same
JP6717270B2 (ja) 半導体モジュール
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
JP5626274B2 (ja) 半導体装置
JP5293473B2 (ja) 半導体パワーモジュール
JP7069787B2 (ja) 半導体装置
JP6969501B2 (ja) 半導体装置
US20170213783A1 (en) Multi-chip semiconductor power package
CN110600457A (zh) 半导体装置
WO2016203743A1 (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP6123722B2 (ja) 半導体装置
CN113519050A (zh) 半导体装置
JP5704190B2 (ja) 半導体パワーモジュール
WO2019064904A1 (ja) 半導体モジュール
JP5171199B2 (ja) パワーモジュール
JP2022152703A (ja) 半導体装置
WO2023002795A1 (ja) 半導体装置
JP6475660B2 (ja) パワー半導体装置
JP2023034843A (ja) 半導体装置
JP2024013924A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5601376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees