JPS5940292B2 - 集積形半導体装置およびその製造方法 - Google Patents

集積形半導体装置およびその製造方法

Info

Publication number
JPS5940292B2
JPS5940292B2 JP54028086A JP2808679A JPS5940292B2 JP S5940292 B2 JPS5940292 B2 JP S5940292B2 JP 54028086 A JP54028086 A JP 54028086A JP 2808679 A JP2808679 A JP 2808679A JP S5940292 B2 JPS5940292 B2 JP S5940292B2
Authority
JP
Japan
Prior art keywords
semiconductor device
integrated semiconductor
transistor
transistor elements
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54028086A
Other languages
English (en)
Other versions
JPS55120154A (en
Inventor
真覩 横沢
博之 藤井
健一 立野
幸雄 畠山
幹雄 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP54028086A priority Critical patent/JPS5940292B2/ja
Publication of JPS55120154A publication Critical patent/JPS55120154A/ja
Publication of JPS5940292B2 publication Critical patent/JPS5940292B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、たとえばコップ９メンタリ回路で使用される
極性が異なる複数のトランジスタ素子を樹脂で一体に封
止してなる集積形半導体装置およびその製造方法に関す
る。
コンプリメンタ９回路は、周知のようにＰＮＰ型トラン
ジスタとＮＰＮ型トランジスタの双方を使用して形成さ
れるが、通常、これらのトランジスタは個々に独立して
形成されており、このため、回路形成に際しては、回路
装置へ各別にトランジスタの装置を行つたのち、必要な
回路結線をなすことが行われていた。
このようなコンブリメンタリ回路の形成方法では、トラ
ンジスタの取れ扱いならびに回路装置への装着が個別に
なされ、回路形成のための作業が煩雑であつた。このよ
うな問題に鑑みて、ＰＮＰ型トランジスタ素子とＮＰＮ
型トランジスタ素子の双方を一体に樹脂で封止した集積
形半導体装置が提案されるに至つている。
ところで、このようにして一体的に封止される相補極性
のトランジスタが比較的大きな電力を取り扱うものであ
る場合、トランジスタ素子を放熱体へ接着し動作時に発
生する熱を外部へ効果的に放散させる必要があるが、相
補極性のトランジスタではコレクタ領域の導電型が逆で
あり、双方のトランジスタ素子を単一の放熱体へ直接接
着することはできない。このため、一方のトランジスタ
素子を絶縁性の基板を介して放熱体へ接着するとともに
他方のトランジスタ素子を直接放熱体へ接着して形成し
た組立構体を樹脂で封止した構体が採られている。第１
図は、上記の構造を具備する集積形半導体装置の構造を
例示する断面図であり、図示するように放熱体１に対し
て一極性のトランジスタ素子２が絶縁性基板３を介して
接着され、一方、トランジスタ素子２とは逆極性のトラ
ンジスタ素子４が直接接着された組立構体が成形用樹脂
５によつて封止された構造を具備している。
な卦、それぞれのトランジスタの電極は外部リード（図
示せず）により外部へ導出されている。しかしながら、
このような構造では、絶縁性基板３の存在により１トラ
ンジスタ素子２と４との放熱特性に不均衡状態が生じ、
たとえば、コンプリメンタリプツシユプル回路の出力段
をかかる集積形半導体装置を用いて構成した場合、回路
の信頼性が損われる問題があつた。本発明は、以上説明
してきた極性が異る複数のトランジスタ素子が一体に封
止された集積形半導体装置の問題点、すなわち、極性の
異る複数のトランジスタ素子間の放熱特性の不均衡を排
除することのできる集積形半導体装置とその製造方法を
提供すべくなされたものである。
本発明の集積形半導体装置は極性が異る複数のトランジ
スタ素子を、それぞれの極性に応じて複数の独立した放
熱体に取りつけ、これらを成形用樹脂により一体的に封
止してなるものである。
第２図は本発明にかかる集積形半導体装置の実施例を示
すものであり１極性が異るトランジスタを１対とし、放
熱体を２個とした場合の例を示すものである。すなわち
、第２図に示す本実施例は、独立して配置された放熱体
６と７のそれぞれに、極性が異るトランジスタ素子２と
４をたとえば鑞材８により直接接着し、これらを成形用
樹脂５によつて一体的に封止したものである。このよう
に、本実施例の集積形半導体装置では極性の異るトラン
ジスタ素子２と４を放熱体６と７に直接取りつけている
ので、トランジスタ素子２と４の放熱特性の不均衡を排
除することができる。
尚、本実施例では第２図に示すごとく、放熱体６と７の
素材ならびに形状を同一とすることに加えて、トランジ
スタ素子２と４を接着する鑞材の組成と接着条件を同一
とする配慮を払うならば、両トランジスタ素子の放熱特
性をほぼ完全に揃えることができる。
更に、第２図のごとく、放熱体６と７の裏面を露出させ
ると放熱特性がより優れることとなる。第３図は、第１
図で示した従来の集積形半導体装置内に封止されている
相補極性のトランジスタの２次破壊電圧と第２図で示し
た本発明の実施例の集積形半導体装置内に封止されてい
る相補極性のトランジスタの２次破壊電圧の比較実験の
結果を示す図である。
この比較実験で用いた集積形半導体装置内に組み込まれ
たトランジスタ素子の下面の面積はいずれも１６７１１
１１放熱体１の体積は６７５１１７１、放熱体６卦よび
７の体積はそれぞれ３３７５７１７１に設定され、さら
に、従来構造ではＰＮＰ型トランジスタ素子を絶縁性基
板としてのアルミナ基板を介して接着する構造とした。
図は、かかる条件の下で形成された集積形半導体装置内
のトランジスタ素子のそれぞれに対して１Ａの電流を１
秒間流したときの２次破壊電圧７ｒの分散を示し、Ａは
従来構造に卦けるＰＮＰ型トランスタ素子レを、Ａ′は
ＮＰＮ型トランジスタ素子の９ｒを、また、Ｂ，Ｂ′は
本発明の構造に卦けるＰＮＰ型ならびにＮＰＮ型トラン
ジスタ素子のＳ／Ｂをそれぞれ示す。図示するように、
従来のものではＰＮＰ型トランジスタ素子のＶＳ／Ｂが
ＮＰＮ型トランジスタ素子のＶｓＡより著るしく低く、
双方の放熱特性の平衡度が著るしく損われているが、本
発明の実施例のものでは双方のトランジスタ素子のソは
ほぼ同程度であり１しかもその値の従来のＮＰＮ型トラ
ンジスタ素子のそれとほぼ等しい結果が得られて訃ｂ１
安全動作領域の広いことも明らかである。以上、本実施
例の集積形半導体装置に卦いてはその製作にあたＢｌ２
個の放熱体を成形用樹脂の中へ正しく位置決めして樹脂
封止を行うことが大切であり１このことによつて極性の
異る２個のトランジスタ素子間の放熱特性の平衡状態が
保たれる。
次に、本発明の集積形半導体装置の製造方法の説明をす
る。
本発明の集積形半導体装置の製造方法は複数のトランジ
スタ素子取付け部分が連結細条で連結された放熱体の前
記トランジスタ素子取付け部分に、極性が異る複数のト
ランジスタ素子を極性に応じて個別に取勺付け、前記連
結細条を除く全体を成形用樹脂で一体的に封止し、次い
で露出する連結細条を切断するものである。第４図〜第
７図は本発明の実施例を説明する図で、極性が異る複数
のトランジスタ素子を２対とし、放熱体を４個とした場
合の例を示すものである。
第４図は本実施例の集積形半導体装置の製作に際して用
いられる放熱体と外部リード体の形状を示す図であり１
放熱体９はたとえば銅板等に打ち抜き加工を施すことに
よつて形成されて卦ｂ１トランジスタ素子の取付け部分
１０ａ〜１０ｄが開孔１１ａ〜１１ｅによつて実質的に
離間され、開孔１１ａ〜１１ｅの上下に存在する連結細
条１２ａ〜１２ｅ卦よび１２ａ′〜１２ｅ″によつて機
械的に連結された形状となつている。
一方、外部リード体１３も放熱体と同様金属板に打ち抜
き加工を施すことによつて形成されて卦ｂ１図示するよ
うに共通接続部１４から同一方向へ向つて多数の外部リ
ードが延び、たとえば外部リード１５，１６，１７によ
つて１個のトランジスタの外部リード体が形成されてい
る。第５図は、上記の放熱体９と外部リード体１３を用
いて集積形半導体素子の組立構体を形成したのちの状態
を示す図である。
放熱体のトランジスタ取付け部分１０ａ〜１０ｄには極
性の異るトランジスタ素子１８，１９及び同２０，２１
が接着されるとともに、それぞれの外部リード部の中央
に位置するコレクタリード１６の先端部がトランジスタ
取付け部分１０ａ〜１０ｄに接着され、さらにコレクタ
リード１６の両側に位置するベースリード１５ならびに
エミツタリード１７の先端部とトランジスタ素子部上の
電極との間が金属細線２２によつて接続されている。リ
ード１６とリード１５，１７の先端とは段違いになつて
卦ｂ１リード１６の先端は下方に位置し、リード１５，
１ｒは放熱体とは間隔を有している。な卦、放熱体に接
着されるトランジスタ素子は交互に逆極性とされて卦Ｄ
１たとえば、トランジスタ素子１８，２０がＰＮＰ型で
あるときにはトランジスタ素子１９，２１はＮＰＮ型と
される。
尚、ここで、放熱体と外部リード部は、これらが一体物
として形成されてもよい。この場合にはコレクタリード
の延長された部分に放熱体が位置するところとなる。次
いで、第５図で示した組立構体を成形用樹脂によつて封
止するのであるが、この封止に際しては、ＰＮＰ型なら
びにＮＰＮ型トランジスタ素子の双方が一体に封止され
ること、ならびに、放熱体の連結細条１２ａ〜１２ｅ卦
よび１２ａ″〜１２ｅ′を封止することなく露呈させる
必要がある。
また、樹脂封止の方法も、本実施例で図示したように各
半導体装置毎に独立させる必要はなく、連続的に行い、
切断により個々の半導体装置を分離させる方式であつて
もよい。ここで大切なことは、１個の集積形半導体装置
内の連結細条を露呈させ、これが樹脂封止ののちに切断
可能である状態を成立させて封止を行うことである。第
６図は成形用樹脂で一体的に樹脂封止を行つたのちの状
態を示す図であり、樹脂封止外殻２３卦よび２４はそれ
ぞれトランジスタ取付け部分１０ａ，１０ｂと１０ｃ，
１０ｄを一体的に封止している。
このようにして樹脂封止を行つたのち、次いで、Ｘ−Ｘ
線に沿つた切断処理を施すことにより外部リード体の共
通接続部１４を切力はなすとともに連結細条１２ａ，１
２ｃ，１２ｅ卦よび１２ａ゛，１２ｃ′，１２ｅ″を切
断することにより樹脂封止外殻２３と２４によつて封止
のなされた集積形半導体装置がそれぞれ独立とされ、さ
らに、連結細条１２ｂ，１２ｂ″卦よび１２ｄ，１２ｄ
゛を切断することにより集積形半導体装置内の極性が異
軽るトランジスタ素子が接着された放熱体が電気的に分
離され、第７図で斜視図を示すような集積形半導体装置
が完成する。このように、本実施例により形成された集
積形半導体装置はすでに説明したように極性が異る複数
のトランジスタの放熱特性が揃つたものであり１外部へ
導出された外部リード間を結線することにより１熱バラ
ンスのよいコンプリメンタリ回路等が容易に実現される
。
以上、本発明によれば一体的に樹脂成形された極性の異
る複数のトランジスタ素子間の放熱特性の不均衡を排除
することができる集積形半導体装置を提供することがで
き、その工業的価値が高いものである。
【図面の簡単な説明】
第１図は相補極性のトランジスタを一体的に封止して形
成した従来の集積形半導体装置の構造を例示する断面図
、第２図は本発明の実施例に係る集積形半導体装置の構
造例を示す断面図、第３図は本発明の実施例の集積形半
導体装置と従来の集積形半導体装置の特性の比較結果を
示す図、第４図〜第７図は第２図で示した本発明の集積
形半導体装置を製造する本発明の実施例に係る製造方法
を説明するための図である。 ７，６，９・・・・・・放熱体、２，４，１８〜２１・
・・・・・トランジスタ素子、５，２３，２４・・・・
・・成形用樹脂、８・・・・・接着用鑞材、１０ａ〜１
０ｄ・・・・・・トランジスタ素子取付け部分、１１ａ
〜１１ｅ・・・・・・開孔、１２ａ〜１２ｅ，１２ａ′
〜１２ｅζ・・・・・連結細条、１３・・・・・・外部
リード体、１４・・・・・・共通接続部、１５，１６，
１７・・・・・・外部リード。

Claims (1)

  1. 【特許請求の範囲】 １ 極性が異る複数のトランジスタ素子を、それぞれの
    極性に応じて複数の独立した放熱体に電力つけ、これら
    を成形用樹脂により一体的に封止してなることを特徴と
    する集積形半導体装置。 ２ 放熱体の裏面が成形用樹脂に覆われることなく露出
    していることを特徴とする特許請求の範囲第１項に記載
    の集積形半導体装置。 ３ 複数のトランジスタ素子取付け部分が連絡細条で連
    結された放熱体の前記トランジスタ素子取付け部分に、
    極性が異る複数のトランジスタ素子を極性に応じて個別
    に取り付け、前記連結細条を除く全体を成形用樹脂で一
    体的に封止し、次いで露出する連結細条を切断すること
    を特徴とする集積形半導体装置の製造方法。
JP54028086A 1979-03-09 1979-03-09 集積形半導体装置およびその製造方法 Expired JPS5940292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54028086A JPS5940292B2 (ja) 1979-03-09 1979-03-09 集積形半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54028086A JPS5940292B2 (ja) 1979-03-09 1979-03-09 集積形半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS55120154A JPS55120154A (en) 1980-09-16
JPS5940292B2 true JPS5940292B2 (ja) 1984-09-29

Family

ID=12238964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54028086A Expired JPS5940292B2 (ja) 1979-03-09 1979-03-09 集積形半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5940292B2 (ja)

Also Published As

Publication number Publication date
JPS55120154A (en) 1980-09-16

Similar Documents

Publication Publication Date Title
US6002165A (en) Multilayered lead frame for semiconductor packages
US7969000B2 (en) Semiconductor device
JP2801534B2 (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
EP0785575B1 (en) Semiconductor device and semiconductor module
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
JPH02306656A (ja) 樹脂封止型半導体装置
JPH0888240A (ja) 圧接型半導体装置
JP2004079760A (ja) 半導体装置及びその組立方法
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
JPH03204965A (ja) 樹脂封止型半導体装置
JPH10261756A (ja) 半導体装置およびその製造方法
CN110600457A (zh) 半导体装置
US7229855B2 (en) Process for assembling a double-sided circuit component
JP2020107637A (ja) 半導体装置
JPS5940292B2 (ja) 集積形半導体装置およびその製造方法
TWI767145B (zh) 半導體裝置及半導體裝置之製造方法
JP2003297994A (ja) 半導体装置およびその製造方法
JPH06188280A (ja) 半導体装置
JP3375560B2 (ja) 半導体装置
US6441472B1 (en) Semiconductor device and method of manufacturing the same
JPH11220074A (ja) 半導体装置
KR100244826B1 (ko) 반도체장치 및 그 제조방법
US5473193A (en) Package for parallel subelement semiconductor devices
JP2570636B2 (ja) パワーモールドダイオード