JP2003297994A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003297994A
JP2003297994A JP2002093625A JP2002093625A JP2003297994A JP 2003297994 A JP2003297994 A JP 2003297994A JP 2002093625 A JP2002093625 A JP 2002093625A JP 2002093625 A JP2002093625 A JP 2002093625A JP 2003297994 A JP2003297994 A JP 2003297994A
Authority
JP
Japan
Prior art keywords
tab
semiconductor
semiconductor device
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002093625A
Other languages
English (en)
Other versions
JP2003297994A5 (ja
Inventor
Taika Arai
大夏 新井
Fujiaki Nose
藤明 野瀬
Hiroshi Kikuchi
広 菊地
Yoichi Tamaoki
洋一 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002093625A priority Critical patent/JP2003297994A/ja
Priority to US10/396,360 priority patent/US6876067B2/en
Publication of JP2003297994A publication Critical patent/JP2003297994A/ja
Publication of JP2003297994A5 publication Critical patent/JP2003297994A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性の向上を図る。 【解決手段】 半導体チップ２と、半導体チップ２を樹
脂封止する封止部３と、半導体チップ２と接合するチッ
プ接合面１ｃと反対側の裏面１ａが封止部３の表面３ｂ
に露出するタブ１ｂと、半導体チップ２のボンディング
用のパッドとそれぞれに金線などのワイヤ４によって電
気的に接続された複数のインナリード１ｇと、インナリ
ード１ｇとそれぞれに一体で繋がり、かつ封止部３の外
部に突出する複数のアウタリード１ｈとからなり、タブ
１ｂと複数のインナリード１ｇとアウタリード１ｈのそ
れぞれの全面がパラジウムめっき６によって被覆されて
いることにより、タブ１ｂの裏面１ａに放熱部材が取り
付けられている場合に、半田リフローなどの際にパラジ
ウムめっき６は溶融しないため、放熱部材の脱落を防止
でき、ＱＦＰ１の信頼性を向上できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、リードフレームを用いて組み立てる半導体
装置の放熱性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】リードフレームを用いて組み立てられる
樹脂封止型の半導体装置において、発熱量が多いパワー
ＩＣ（Integrated Circuit）などを搭載している場合、
放熱性を高めなければならない。
【０００３】そこで、半導体装置の放熱構造について
は、例えば、特開平１１−２８４１１９号公報にその記
載があり、半導体チップが搭載されたタブ（チップ搭載
部）をを封止樹脂の表面に露出させて放熱性を高める技
術が開示されている。
【０００４】
【発明が解決しようとする課題】ところが、本発明者
は、更なる放熱性の向上を目指してタブの裏面に放熱フ
ィンや熱拡散板などの放熱部材を設けることを検討し、
以下のような問題を見出した。
【０００５】まず、放熱部材を取り付ける際にリードフ
レームの外装めっきである半田めっきを用いて前記放熱
部材を取り付けると、実装基板への半田リフロー時に半
田が溶融して放熱部材の取り付けの信頼性が低下し、放
熱性も低下することが問題となる。
【０００６】さらに、半田めっきと異なった他の接合部
材（例えば、熱伝導性シリコーン接着剤など）を用いる
と、材料コストや組み立てコストが高くなることが問題
である。
【０００７】なお、特開平１１−２８４１１９号公報に
は、放熱板のタブへの具体的な取り付け方法についての
記載は見当たらない。
【０００８】本発明の目的は、信頼性の向上を図る半導
体装置およびその製造方法を提供することにある。
【０００９】本発明のその他の目的は、コストの低減化
を図る半導体装置およびその製造方法を提供することに
ある。
【００１０】さらに、本発明のその他の目的は、小型化
を図る半導体装置およびその製造方法を提供することに
ある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明は、半導体チップと、半
導体チップを樹脂封止する封止部と、チップ接合面を有
し、かつチップ接合面と反対側の裏面が前記封止部に露
出するタブと、半導体チップの表面電極とそれぞれに電
気的に接続された複数のインナリードと、インナリード
とそれぞれに一体で繋がり、かつ封止部の外部に突出す
る複数のアウタリードとを有し、タブの裏面にパラジウ
ムめっきが被覆されているものである。
【００１４】また、本発明は、全面がパラジウムめっき
によって被覆されたリードフレームを準備する工程と、
タブのチップ接合面と半導体チップとを接合する工程
と、半導体チップの表面電極とこれに対応するインナリ
ードとをそれぞれ金属細線によって接続する工程と、タ
ブのチップ接合面と反対側の面が露出するように半導体
チップを樹脂封止して封止部を形成する工程と、複数の
アウタリードを切断して前記アウタリードの端面に下地
金属を露出させるとともにそれぞれのアウタリードをリ
ードフレームから分離する工程とを有するものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１６】（実施の形態１）図１は本発明の実施の形
態１の半導体装置の構造の一例を示す平面図、図２は図
１に示す半導体装置の構造の一例を封止部を透過してそ
の内部構造を示す底面図、図３は図２のＡ−Ａ線に沿っ
て切断した断面図、図４は図２のＢ−Ｂ線に沿って切断
した断面図、図５は図１に示す半導体装置に搭載された
半導体チップの内部構造の一例を示す拡大部分断面図、
図６は図１に示す半導体装置の組み立て手順の一例を示
す製造プロセスフロー図、図７は本発明の実施の形態１
の変形例の半導体装置の構造を示す断面図、図８は図７
に示す半導体装置の構造を封止部を透過してその内部構
造を示す平面図、図９は図１０のＣ−Ｃ線に沿って切断
した断面図、図１０は本発明の実施の形態１の変形例の
半導体装置の構造を封止部を透過してその内部構造を示
す平面図、図１１は本発明の実施の形態１の変形例の半
導体装置の構造を示す断面図、図１２は図１１に示す半
導体装置の構造を封止部を透過してその内部構造を示す
平面図、図１３は本発明の実施の形態１の半導体装置の
実装状態の一例を示す側面図、図１４は図１３に示す実
装状態の平面図、図１５は本発明の実施の形態１の半導
体装置の実装状態の変形例を示す側面図、図１６は図１
５に示す実装状態の平面図である。
【００１７】図１〜図４に示す本実施の形態１の半導体
装置は、リードフレームを用いて組み立てられた樹脂封
止型の半導体パッケージであり、アウタリード１ｈがガ
ルウィング状に曲げ成形されたＱＦＰ（Quad Flat Pack
age)１である。
【００１８】さらに、発熱量が多いパワーＩＣを搭載し
たものであり、したがって、放熱性を高める必要のある
半導体パッケージである。
【００１９】ＱＦＰ１の構成について説明すると、半導
体集積回路が形成された半導体チップ２と、半導体チッ
プ２を樹脂封止する封止部３と、半導体チップ２と接合
するチップ接合面１ｃと反対側の裏面１ａが封止部３の
表面３ｂに露出するタブ１ｂと、半導体チップ２の表面
電極である図５に示すボンディング用のパッド２ａとそ
れぞれに金線などのワイヤ（金属細線）４によって電気
的に接続された複数のインナリード１ｇと、インナリー
ド１ｇとそれぞれに一体で繋がり、かつ封止部３の外部
に突出する複数のアウタリード１ｈとからなり、タブ１
ｂと複数のインナリード１ｇとアウタリード１ｈのそれ
ぞれの全面がパラジウムめっき６によって被覆されてい
る。
【００２０】ただし、それぞれのアウタリード１ｈの切
断面１ｆと、タブ１ｂを支持する吊りリード１ｅの切断
面（端面）１ｆとには、パラジウムめっき６は被覆され
ておらず、下地金属が露出している。
【００２１】なお、図１に示すように、本実施の形態１
のＱＦＰ１は、封止部３の表面３ｂ側にタブ１ｂの裏面
１ａを露出させた構造である。
【００２２】これにより、半導体チップ２が発する熱を
タブ１ｂの裏面１ａを介して外部に放つことができ、Ｑ
ＦＰ１の放熱性を向上させて信頼性の向上を図ることが
できる。
【００２３】なお、パラジウムめっき６は、例えば、パ
ラジウムめっき／ニッケルめっきなどの積層構造めっき
であってもよい。
【００２４】また、半導体チップ２は、図３に示すよう
に、その主面２ｂが封止部３の裏面（実装側の面）３ａ
側を向いた状態となっており、主面２ｂの反対側の裏面
２ｃがタブ１ｂのチップ接合面１ｃとＡｇペースト７を
介して接合している。
【００２５】これにより、タブ１ｂの下側に半導体チッ
プ２が配置されるとともに、タブ１ｂの裏面１ａが封止
部３の表面３ｂ側に露出しており、さらに、露出したタ
ブ１ｂの裏面１ａにパラジウムめっき６が被覆されてい
る。
【００２６】このように、タブ１ｂの裏面１ａが封止部
３の表面３ｂ側に露出していることにより、封止部３の
表面３ｂ側はその裏面３ａ側に比較して十分なスペース
があるため、図１３に示す放熱フィン５や図１５に示す
大型放熱フィン１１または図１９に示す熱拡散板８など
の様々な形状や大きさの放熱部材を取り付けることがで
き、ＱＦＰ１の放熱（冷却）方法に汎用性を持たせるこ
とができる。
【００２７】また、実装基板１０（図１３参照）に対し
て放熱するのとは異なり、封止部３の上方に向かって放
熱させるため、実装基板１０上のＱＦＰ１の周辺素子へ
の熱影響を低減でき、したがって、ＱＦＰ１周辺の実装
密度を向上させることができる。
【００２８】言い換えると、実装基板１０への実装面積
を少なくすることができ、実装の効率化を図れるととも
に、製品の小型化および小型化による製品コストの低減
化を図ることができる。
【００２９】さらに、半導体チップ２を効率良く放熱で
きるため、デバイス特性の温度による変化を抑えること
ができ、ＱＦＰ１の信頼性の向上を図ることができる。
【００３０】また、本実施の形態１のＱＦＰ１では、ア
ウタリード１ｈや吊りリード１ｅの切断面１ｆを除く全
面にパラジウムめっき６が被覆されているため、鉛フリ
ーを実現することができる。
【００３１】さらに、タブ１ｂの露出した裏面１ａに、
パラジウムめっき６が被覆されていることにより、放熱
フィン５や大型放熱フィン１１などの放熱部材を取り付
ける際に、半田接続でなく、パラジウムめっき６による
接続を行うことができる。
【００３２】これにより、ＱＦＰ１が実装基板１０に実
装された後、他の部品をリペアなどで交換しようとして
半田溶融した際、パラジウムめっき６は半田より融点が
高く溶けないため、放熱フィン５や大型放熱フィン１１
などの放熱部材がＱＦＰ本体から脱落することを防止で
きる。
【００３３】また、ＱＦＰ１は、図４に示すように、タ
ブ１ｂを支持する吊りリード１ｅに、曲げ成形によって
形成された段差部１ｄを有しており、この段差部１ｄは
封止部３に埋め込まれている。
【００３４】すなわち、タブ１ｂは、その裏面１ａが封
止部３の表面３ｂに露出しているものの、吊りリード１
ｅは各インナリード１ｇと同じ高さになるように曲げ成
形されて段差部１ｄが形成され、したがって、この段差
部１ｄは封止部３に埋め込まれた状態となっている。
【００３５】このように、吊りリード１ｅに曲げ成形に
よる段差部１ｄが形成されて、この段差部１ｄが封止部
３に埋め込まれていることにより、封止用樹脂と吊りリ
ード１ｅの接合面積を増やしてタブ１ｂと封止用樹脂の
接着力を向上させることができ、信頼性の向上を図るこ
とができる。
【００３６】さらに、吊りリード１ｅに段差部１ｄが形
成されて封止部３に埋め込まれていることにより、タブ
１ｂからの封止部３内への水分の侵入経路を長くするこ
とができ、耐湿性の向上を図ることができる。
【００３７】また、吊りリード１ｅに段差部１ｄが形成
されていることにより、段差部１ｄが壁となってＡｇペ
ースト７の吊りリード１ｅ上への流れ出しを防ぐことが
できる。これにより、吊りリード１ｅにワイヤボンディ
ングを行う際にも吊りリード１ｅ上のパラジウムめっき
６がＡｇペースト７によって覆われることはないため、
吊りリード１ｅにワイヤ４を接続することができる。
【００３８】ここで、本実施の形態１のＱＦＰ１は、図
５に示すように、ＳＯＩ（SiliconOn Insulator）基板
から形成した半導体チップ２が組み込まれている。
【００３９】さらに、半導体チップ２の所定のパッド２
ａと、パラジウムめっき６が被覆されたタブ１ｂの吊り
リード１ｅとがワイヤ４によって電気的に接続されてお
り、半導体チップ２のパッド２ａからワイヤ４およびタ
ブ１ｂを介して半導体基板（支持基板）９の裏面２ｃに
負の電圧が印加される構造になっている。
【００４０】なお、図５に示すＳＯＩ構造の半導体チッ
プ２は、ベースとなる支持基板であるＰ- 型の半導体基
板９と、半導体基板９上に絶縁層９ａを介して設けられ
た半導体層９ｂと、半導体層９ｂに形成された半導体素
子とを有している。
【００４１】例えば、支持基板である半導体基板９は、
Ｐ- 型の単結晶シリコン（Ｓｉ）からなり、ＳＯＩ基板
の機械的強度を確保する機能を有している。さらに、絶
縁層９ａは、例えば酸化シリコン膜からなり、半導体層
９ｂは、例えば単結晶シリコンからなる。
【００４２】半導体層９ｂの主面であるデバイス形成面
の分離領域には、浅い分離部と深い溝型の分離部（Tren
ch Isolation）とが設けられている。浅い分離部は、例
えばＬＯＣＯＳ（Local Oxidization of Silicon）法に
より形成された酸化シリコン膜からなる。深い溝型の分
離部は、浅い分離部の上面からその分離部および半導体
層９ｂを貫通して絶縁層９ａに達するように掘られた深
い溝内に、例えば酸化シリコン膜が埋め込まれて形成さ
れている。
【００４３】半導体層９ｂにおいて、上記分離部に囲ま
れた活性領域には、所望の集積回路素子等が形成されて
いる。図５には、その集積回路素子として、例えば縦型
のｎｐｎ型のバイポーラトランジスタ（ＮＰＮ）、縦型
のｐｎｐ型のバイポーラトランジスタ（ＰＮＰ）、ショ
ットキーバリアダイオード（ＳＢＤ）および負の電源電
圧を発生するための回路（単に負の電源回路という）の
出力における半導体領域Ｎが例示されている。
【００４４】このような半導体層９ｂの主面上には、例
えば酸化シリコン膜からなる絶縁膜Ａが堆積されてい
る。この絶縁膜Ａ上には、上記バイポーラトランジスタ
（ＮＰＮ，ＰＮＰ）のベース電極Ｂ１，Ｂ２、エミッタ
電極Ｅ１，Ｅ２およびコレクタ電極Ｃ１，Ｃ２と、ショ
ットキーバリアダイオード（ＳＢＤ）のアノード電極Ａ
Ｎおよびカソード電極Ｋと、さらには上記負の電源回路
の出力と接続された第１層配線Ｍ１とが形成されてい
る。
【００４５】これらＢ１，Ｂ２，Ｅ１，Ｅ２，Ｃ１，Ｃ
２，ＡＮ，ＫおよびＭ１は、例えばアルミニウムまたは
アルミニウム合金からなる。この絶縁膜Ａ上には、例え
ば酸化シリコン膜からなる絶縁膜Ａ２が堆積され、その
上には第２層配線Ｍ２が形成されている。
【００４６】所望の第２層配線Ｍ２は、スルーホール配
線９ｅを通じて上記第１層配線Ｍ１と電気的に接続され
ている。絶縁膜Ａ２上には、表面保護膜Ａ３が堆積され
ている。この表面保護膜Ａ３は、酸化シリコン膜あるい
は酸化シリコン膜上に窒化シリコン膜が積み重ねられて
なり、その一部が開口され、所望の第２層配線Ｍ２の一
部が露出されて表面電極であるボンディング用のパッド
２ａが形成されている。
【００４７】このパッド２ａはワイヤ４を通じてパラジ
ウムめっき６が被覆されたタブ１ｂに電気的に接続され
ている。すなわち、本実施の形態１では、チップ内の電
源回路で生成された負の電源電圧をタブ１ｂに供給し、
さらに支持基板である半導体基板９に供給する構造とな
っている。
【００４８】このような構造の半導体チップ２におい
て、支持基板である半導体基板９に負の電圧（例えば、
−５Ｖであり、その際、Ｖｃｃ側は＋５Ｖなどである
が、印加する電圧値は、これらに限定されるものではな
い）を印加すると、半導体基板９中のホールが半導体基
板裏面の負電位側に引かれ、半導体基板９において絶縁
層９ａとの接触界面に形成された空乏層９ｃが絶縁層９
ａから離間する方向に延びる。
【００４９】このため、実質上の絶縁層９ｄが、絶縁層
９ａの厚さと空乏層９ｃの長さとの和となる結果、半導
体層９ｂと半導体基板９との間の距離、配線層Ｍ１，Ｍ
２と半導体基板９との間の距離が長くなる。そのため、
半導体層９ｂ（厳密には拡散層）と半導体基板９との間
の容量、配線層Ｍ１，Ｍ２と半導体基板９との間の容量
を低減でき、その結果、ＱＦＰ１の動作速度を向上させ
ることができる。
【００５０】また、ＱＦＰ１では、半導体チップ２の裏
面２ｃから給電を行うため、裏面給電という機能をＱＦ
Ｐ本体内に集約させることができる。これにより、外付
け回路が不要になるため、実装面積を低減でき、その結
果、製品の小型化を図ることができる。
【００５１】さらに、裏面給電の配線の断線などは製品
出荷前の選別工程で排除できるため、製品の信頼性を向
上できる。また、裏面給電の配線が短くなり、かつパッ
ケージ（ＱＦＰ本体）内に納められるため、インダクタ
ンスを小さくすることができ、ノイズの低減を図ること
ができる。
【００５２】また、裏面給電は、電位固定が目的であ
り、配線に電流は流れないため、ダイボンディング部や
ワイヤボンディング部の接合点などの抵抗を考慮する必
要がない。
【００５３】さらに、組み立てプロセスとしては既存の
技術がそのまま利用できるため、外付け回路が不要な点
などと合わせてコスト低減を実現できる。
【００５４】なお、このようにＳＯＩ基板を用いると、
動作速度を向上できるというメリットが得られる反面、
各素子領域が絶縁層９ａによって絶縁されているため放
熱性を向上させる対策を行う必要がある。
【００５５】そこで、チップ表面の保護膜（図５に示す
表面保護膜Ａ３と絶縁膜Ａ２の和）よりＳＯＩの絶縁層
９ａの方が厚さが薄いため、本実施の形態１のＱＦＰ１
では、熱をチップ表面側ではなく、半導体チップ２の裏
面２ｃ側に逃がす構造となっており、効率良く放熱を行
うことができる。
【００５６】また、ＱＦＰ１では、半導体チップ２の所
定（負の電源回路と接続された）のパッド２ａとタブ１
ｂとをワイヤ４を介して接続しており、予め、タブ１ｂ
の全体がパラジウムめっき６で被覆されたリードフレー
ムを用いてＱＦＰ１を組み立てることにより、ワイヤボ
ンディングのためのＡｇめっきを行う必要がなくなると
ともに、裏面給電を行う上でタブ１ｂおよび吊りリード
１ｅのどこにでもワイヤボンディングを行うことが可能
になるため、ワイヤボンディング条件を緩和できる。
【００５７】次に、本実施の形態１のＱＦＰ１の製造方
法について図６を用いてを説明する。
【００５８】まず、図６に示すダイシング（ステップＳ
１）を行って半導体基板９の個片チップ化を行う。
【００５９】続いて、ステップＳ２のダイソートを行っ
て個片化された半導体チップ２をピックアップする。
【００６０】一方、タブ１ｂやインナリード１ｇおよび
アウタリード１ｈなどの全面がパラジウムめっき６によ
って被覆されているとともに、吊りリード１ｅに段差部
１ｄが形成されたリードフレームを準備する。
【００６１】その後、ステップＳ３のペレット付けを行
う。ここでは、タブ１ｂのチップ接合面１ｃにＡｇペー
スト７を塗布し、その上に半導体チップ２を配置する。
【００６２】続いて、ステップＳ４に示すワイヤボンデ
ィングを行う。
【００６３】すなわち、半導体チップ２のパッド２ａと
これに対応するインナリード１ｇとをそれぞれワイヤ４
によって接続する。
【００６４】さらに、半導体チップ２における負の電圧
を印加可能なパッド２ａと、タブ１ｂまたは吊りリード
１ｅの段差部１ｄとをワイヤ４によって接続する。
【００６５】その後、ステップＳ５に示すモールドを行
う。
【００６６】ここでは、タブ１ｂの裏面１ａが露出する
ように半導体チップ２を樹脂封止して封止部３を形成す
る。
【００６７】これにより、図１に示すように封止部３の
表面３ｂにはタブ１ｂの裏面１ａが露出した状態とな
り、さらにこの露出した裏面１ａおよび各アウタリード
１ｈにはパラジウムめっき６が形成されている。
【００６８】その後、ステップＳ６に示すリード切断を
行う。
【００６９】すなわち、複数のアウタリード１ｈおよび
吊りリード１ｅを切断してアウタリード１ｈおよび吊り
リード１ｅの切断面１ｆに下地金属を露出させるととも
に、それぞれのアウタリード１ｈおよび吊りリード１ｅ
をリードフレームから分離する。
【００７０】その際、各アウタリード１ｈの切断ととも
に、各アウタリード１ｈをガルウィング状に曲げ成形す
る。本実施の形態１では、曲げ成形の際に、各アウタリ
ード１ｈをタブ１ｂから離れる方向に曲げる。すなわ
ち、各アウタリード１ｈをタブ１ｂと反対の方向に曲げ
成形する。
【００７１】その後、ステップＳ７に示すマークを行っ
て所望のマークを付す。
【００７２】これにより、ＱＦＰ１の組み立て完とな
る。
【００７３】なお、ＱＦＰ１では、アウタリード１ｈと
吊りリード１ｅの切断面１ｆにはパラジウムめっき６は
被覆されていないが、タブ１ｂを含むそれ以外のリード
箇所全体にはパラジウムめっき６が被覆されている。
【００７４】本実施の形態１のＱＦＰ１の組み立てで
は、予め全面にパラジウムめっき６が被覆されたリード
フレームを用いて組み立てを行うため、従来のモールド
後の外装半田めっき工程を実施しなくてもよく、組み立
て工程の簡略化を図ることができる。
【００７５】次に、本実施の形態１の変形例のＱＦＰ１
について説明する。
【００７６】図７〜図１２に示す変形例のＱＦＰ１は、
ＳＯＩ基板を用いて形成された半導体チップ２が組み込
まれたものであり、したがって、半導体チップ２の負の
電圧を印加可能な所定のパッド２ａとタブ１ｂまたは吊
りリード１ｅとがワイヤ４で接続されたものである。
【００７７】すなわち、図７〜図１２に示す変形例のＱ
ＦＰ１も、裏面給電タイプのＱＦＰ１である。ただし、
タブ１ｂは、半導体チップ２の下側に配置され、かつ封
止部３内に埋め込まれた露出しない構造のものである。
【００７８】まず、図７、図８に示すＱＦＰ１は、タブ
１ｂそのものにワイヤ４を接続した構造のものである。
【００７９】また、図９、図１０に示すＱＦＰ１は、タ
ブ１ｂの吊りリード１ｅが、タブ１ｂの対向する２つの
辺の中央付近にそれぞれ設けられ、かつインナリード１
ｇおよびアウタリード１ｈと同様の形状に曲げ成形され
たものであり、その際、ワイヤ４は、吊りリード１ｅの
段差部１ｄに接続されている。
【００８０】さらに、図１１、図１２に示すＱＦＰ１
は、タブ１ｂを支持する吊りリード１ｅにワイヤ４を接
続した構造のものである。
【００８１】図７〜図１２に示す何れの変形例のＱＦＰ
１においても、裏面給電を行うことができる。
【００８２】次に、本実施の形態１のＱＦＰ１の放熱フ
ィン５の取り付け状態について説明する。
【００８３】図１〜図４に示す本実施の形態１のＱＦＰ
１では、放熱性を向上させるために、タブ１ｂの裏面１
ａに放熱フィン５を取り付けることが可能である。
【００８４】そこで、図１３、図１４に示す構造は、実
装基板１０の表裏両面に実装された複数のＱＦＰ１に対
して、それぞれ個別のパッケージごとに放熱フィン５を
取り付けたものである。
【００８５】また、図１５、図１６に示す構造は、実装
基板１０の表裏両面に実装された複数のＱＦＰ１に対し
て、一体の大型放熱フィン１１を取り付けたものであ
る。
【００８６】図１〜図４に示すＱＦＰ１では、封止部３
の表面３ｂ側にタブ１ｂの裏面１ａが露出しているた
め、実装基板１０上の複数のＱＦＰ１に対して図１５、
図１６に示すような一体型の大型放熱フィン１１を取り
付けることが可能となる。
【００８７】なお、ＱＦＰ１の放熱性をさらに高める手
段として、例えば、ＱＦＰ１のタブ１ｂの露出した裏面
１ａに冷却用ペルチェ素子などを取り付けても良いし、
あるいは、水を用いて冷却する冷却ジャケットなどの水
冷装置などを取り付けてもよい。
【００８８】また、タブ１ｂにフロリナートなどの不活
性液体を接触させて冷却する装置を設けてもよい。
【００８９】あるいは、タブ１ｂに昇温用ヒータまたは
保温用ヒータなどを取り付けてもよいし、さらに、温度
検知用センサーなどを取り付けることも可能である。
【００９０】すなわち、図１〜図４に示すＱＦＰ１で
は、封止部３の表面３ｂ側にタブ１ｂの裏面１ａが露出
しているため、タブ１ｂに様々な冷却手段や温度検知手
段などを取り付けることが可能である。
【００９１】（実施の形態２）図１７は本発明の実施の
形態２の半導体装置の構造の一例を示す断面図、図１８
は本発明の実施の形態２の変形例の半導体装置の構造を
示す断面図、図１９は本発明の実施の形態２の変形例の
半導体装置の構造を示す断面図である。
【００９２】本実施の形態２の半導体装置は、実施の形
態１のＱＦＰ１と同様にタブ１ｂの裏面１ａが封止部３
の表面３ｂ側に露出する構造のものであり、かつアウタ
リード１ｈと吊りリード１ｅ（図４参照）の切断面１ｆ
を除くそれ以外のリード全面がパラジウムめっき６によ
って被覆されているものである。
【００９３】ただし、半導体チップ２への裏面給電は行
っていない構造のものである。
【００９４】まず、図１７は、タブ１ｂの裏面１ａが露
出した構造のＱＦＰ１とその実装状態を示したものであ
り、ＱＦＰ１の封止部３の表面３ｂ側にタブ１ｂの裏面
１ａが露出したているとともに、アウタリード１ｈが実
装基板１０の基板端子に半田接続されている。
【００９５】実施の形態１でも説明したように、タブ１
ｂが封止部３の表面側に露出しているため、この露出し
た裏面１ａにパラジウムめっき６を介して様々な形状や
大きさの放熱部材を取り付けることが可能であり、実施
の形態１で説明した図１に示すパッケージ構造と同様
に、ＱＦＰ１の放熱（冷却）方法に汎用性を持たせるこ
とができるとともに、半田めっきを使用していないた
め、鉛フリーを実現することができる。
【００９６】また、図１８に示すＱＦＰ１は、タブ１ｂ
の裏面１ａに放熱部材として放熱フィン５を取り付けた
ものであり、図１７に示すＱＦＰ１に比較してさらに放
熱性を高めることができる。
【００９７】さらに、図１９に示すＱＦＰ１は、タブ１
ｂの裏面１ａに放熱部材として薄い熱拡散板８を取り付
けたものであり、図１８に示すＱＦＰ１に比較して薄型
の放熱構造を実現できる。
【００９８】図１７〜図１９に示す実施の形態２のＱＦ
Ｐ１においても、実施の形態１の図１に示すＱＦＰ１と
同様に、封止部３の上方に向かって放熱させるため、実
装基板１０上のＱＦＰ１の周辺素子への熱影響を低減で
き、したがって、ＱＦＰ１周辺の実装密度を向上させる
ことができる。
【００９９】これにより、実装基板１０への実装面積を
少なくすることができ、実装の効率化を図れるととも
に、製品の小型化および小型化による製品コストの低減
化を図ることができる。
【０１００】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１０１】例えば、前記実施の形態１，２では、パラ
ジウムめっき６が、アウタリード１ｈと吊りリード１ｅ
の切断面１ｆを除くそれ以外のリード全面に被覆されて
いる場合を取り上げて説明したが、ＱＦＰ１においてタ
ブ１ｂの裏面１ａが封止部３の表面３ｂか裏面３ａの何
れかに露出している場合、パラジウムめっき６は、少な
くともその露出した裏面１ａに被覆されていればよい。
【０１０２】また、前記実施の形態１では、半導体チッ
プ２がＳＯＩ基板から形成された場合について説明した
が、ＳＯＩ基板に限らず、高耐圧用の基板であるＤＩ
（Dielectric Isolation）基板などを用いて半導体チッ
プ２を形成してもよい。
【０１０３】また、前記実施の形態１，２では、半導体
装置がＱＦＰ１の場合を説明したが、前記半導体装置
は、リードフレームを用いて組み立てられる樹脂封止型
のもので、かつタブ１ｂを有した構造のものであれば、
ＱＦＰ以外のＱＦＪ（Quad Flat J-leaded Package) ま
たはＳＯＰ（Small Outline Package)などであってもよ
い。
【０１０４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０５】封止部から露出するタブの裏面にパラジウ
ムめっきが被覆されていることにより、タブの裏面に放
熱部材が取り付けられていても半田リフローなどの際
に、パラジウムめっきが溶融することはなく、放熱部材
の取り付けの信頼性の低下を防ぐことができ、その結
果、半田リフロー時の放熱部材の脱落を防止できるとと
もに、半導体装置の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の構造の一
例を示す平面図である。
【図２】図１に示す半導体装置の構造の一例を封止部を
透過してその内部構造を示す底面図である。
【図３】図２のＡ−Ａ線に沿って切断した断面図であ
る。
【図４】図２のＢ−Ｂ線に沿って切断した断面図であ
る。
【図５】図１に示す半導体装置に搭載された半導体チッ
プの内部構造の一例を示す拡大部分断面図である。
【図６】図１に示す半導体装置の組み立て手順の一例を
示す製造プロセスフロー図である。
【図７】本発明の実施の形態１の変形例の半導体装置の
構造を示す断面図である。
【図８】図７に示す半導体装置の構造を封止部を透過し
てその内部構造を示す平面図である。
【図９】図１０のＣ−Ｃ線に沿って切断した断面図であ
る。
【図１０】本発明の実施の形態１の変形例の半導体装置
の構造を封止部を透過してその内部構造を示す平面図で
ある。
【図１１】本発明の実施の形態１の変形例の半導体装置
の構造を示す断面図である。
【図１２】図１１に示す半導体装置の構造を封止部を透
過してその内部構造を示す平面図である。
【図１３】本発明の実施の形態１の半導体装置の実装状
態の一例を示す側面図である。
【図１４】図１３に示す実装状態の平面図である。
【図１５】本発明の実施の形態１の半導体装置の実装状
態の変形例を示す側面図である。
【図１６】図１５に示す実装状態の平面図である。
【図１７】本発明の実施の形態２の半導体装置の構造の
一例を示す断面図である。
【図１８】本発明の実施の形態２の変形例の半導体装置
の構造を示す断面図である。
【図１９】本発明の実施の形態２の変形例の半導体装置
の構造を示す断面図である。
【符号の説明】
１ ＱＦＰ（半導体装置） １ａ 裏面 １ｂ タブ １ｃ チップ接合面 １ｄ 段差部 １ｅ 吊りリード １ｆ 切断面（端面） １ｇ インナリード １ｈ アウタリード ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 主面 ２ｃ 裏面 ３ 封止部 ３ａ 裏面 ３ｂ 表面 ４ ワイヤ（金属細線） ５ 放熱フィン（放熱部材） ６ パラジウムめっき ７ Ａｇペースト ８ 熱拡散板（放熱部材） ９ 半導体基板（支持基板） ９ａ 絶縁層 ９ｂ 半導体層 ９ｃ 空乏層 ９ｄ 実質上の絶縁層 ９ｅ スルーホール配線 １０ 実装基板 １１ 大型放熱フィン（放熱部材）
フロントページの続き (72)発明者 菊地 広 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 玉置 洋一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F036 AA01 BA04 BA26 BB05 BC06 5F067 AA03 BE02 DA02 DC17

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路が形成された半導体チッ
    プと、 前記半導体チップを樹脂封止する封止部と、 前記半導体チップと接合するチップ接合面を有し、前記
    チップ接合面と反対側の裏面が前記封止部に露出するタ
    ブと、 前記半導体チップの表面電極とそれぞれに電気的に接続
    された複数のインナリードと、 前記インナリードとそれぞれに一体で繋がり、前記封止
    部の外部に突出する複数のアウタリードとを有し、 前記タブの裏面にパラジウムめっきが被覆されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記タブと前記複数のインナリードと前記複数のアウタリ
    ードのそれぞれの表面がパラジウムめっきによって被覆
    されているとともに、前記半導体チップの表面電極と前
    記タブとが金属細線によって接続されていることを特徴
    とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記半導体チップは、ベースとなる支持基板と、前記支持
    基板上に絶縁層を介して設けられた半導体層と、前記半
    導体層に形成された半導体素子とを有していることを特
    徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置であって、前
    記タブと前記複数のインナリードと前記複数のアウタリ
    ードのそれぞれの表面がパラジウムめっきによって被覆
    されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項２記載の半導体装置であって、前
    記タブの吊りリードに前記金属細線が接続されているこ
    とを特徴とする半導体装置。
  6. 【請求項６】 請求項１記載の半導体装置であって、前
    記タブの吊りリードに、前記封止部に埋め込まれる段差
    部が形成されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置であって、前
    記タブの裏面に放熱部材が取り付けられていることを特
    徴とする半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置であって、前
    記放熱部材として放熱フィンが取り付けられていること
    を特徴とする半導体装置。
  9. 【請求項９】 請求項７記載の半導体装置であって、前
    記放熱部材として熱拡散板が取り付けられていることを
    特徴とする半導体装置。
  10. 【請求項１０】 請求項１記載の半導体装置であって、
    前記タブの裏面は、前記封止部の表面に露出しているこ
    とを特徴とする半導体装置。
  11. 【請求項１１】 支持基板であるＰ- 型の半導体基板
    と、前記半導体基板上に絶縁層を介して設けられた半導
    体層と、前記半導体層に形成された半導体素子とを有す
    る半導体チップと、 前記半導体チップを樹脂封止する封止部と、 前記半導体チップと接合するチップ接合面を有するタブ
    と、 前記半導体チップの表面電極と前記タブとを接続する金
    属細線と、 前記半導体チップの表面電極とそれぞれに電気的に接続
    された複数のインナリードと、 前記インナリードとそれぞれに一体で繋がり、前記封止
    部の外部に突出する複数のアウタリードとを有し、 前記半導体チップの表面電極から前記金属細線および前
    記タブを介して前記半導体基板の裏面に負の電圧が印加
    されることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置であっ
    て、前記タブのチップ接合面と反対側の裏面が前記封止
    部に露出していることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１１記載の半導体装置であっ
    て、前記タブのチップ接合面と反対側の裏面が前記封止
    部に露出しているとともに、前記タブと前記複数のイン
    ナリードと前記複数のアウタリードのそれぞれの表面が
    パラジウムめっきによって被覆されていることを特徴と
    する半導体装置。
  14. 【請求項１４】 請求項１１記載の半導体装置であっ
    て、前記タブのチップ接合面と反対側の裏面が前記封止
    部の表面に露出しているとともに、前記タブと前記複数
    のインナリードと前記複数のアウタリードのそれぞれの
    表面がパラジウムめっきによって被覆されていることを
    特徴とする半導体装置。
  15. 【請求項１５】 請求項１４記載の半導体装置であっ
    て、前記タブの裏面に放熱フィンが取り付けられている
    ことを特徴とする半導体装置。
  16. 【請求項１６】 請求項１３記載の半導体装置であっ
    て、前記タブの吊りリードに、前記封止部に埋め込まれ
    る段差部が形成されていることを特徴とする半導体装
    置。
  17. 【請求項１７】 半導体集積回路が形成された半導体チ
    ップと、 前記半導体チップを樹脂封止する封止部と、 前記半導体チップと接合するチップ接合面を有し、前記
    チップ接合面と反対側の裏面が前記封止部の表面に露出
    するタブと、 前記半導体チップの表面電極とそれぞれに電気的に接続
    された複数のインナリードと、 前記インナリードとそれぞれに一体で繋がり、前記封止
    部の外部に突出する複数のアウタリードとを有し、 前記タブと前記複数のインナリードと前記複数のアウタ
    リードのそれぞれの表面がパラジウムめっきによって被
    覆されているとともに、前記アウタリードが基板端子に
    半田接続されて実装基板に実装されることを特徴とする
    半導体装置。
  18. 【請求項１８】 タブと、その周囲に配置された複数の
    インナリードおよびアウタリードとを有するリードフレ
    ームを用いて組み立てる半導体装置の製造方法であっ
    て、 全面がパラジウムめっきによって被覆された前記リード
    フレームを準備する工程と、 前記タブのチップ接合面と半導体チップとを接合する工
    程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとをそれぞれ金属細線によって接続する工程
    と、 前記タブのチップ接合面と反対側の面が露出するように
    前記半導体チップを樹脂封止して封止部を形成する工程
    と、 複数のアウタリードを切断して前記アウタリードの端面
    に下地金属を露出させるとともに、それぞれのアウタリ
    ードを前記リードフレームから分離する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP2002093625A 2002-03-29 2002-03-29 半導体装置およびその製造方法 Pending JP2003297994A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002093625A JP2003297994A (ja) 2002-03-29 2002-03-29 半導体装置およびその製造方法
US10/396,360 US6876067B2 (en) 2002-03-29 2003-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002093625A JP2003297994A (ja) 2002-03-29 2002-03-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003297994A true JP2003297994A (ja) 2003-10-17
JP2003297994A5 JP2003297994A5 (ja) 2005-09-08

Family

ID=29386789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002093625A Pending JP2003297994A (ja) 2002-03-29 2002-03-29 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6876067B2 (ja)
JP (1) JP2003297994A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060105A (ja) * 2010-08-09 2012-03-22 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、金型、および封止装置
JP2017028131A (ja) * 2015-07-23 2017-02-02 株式会社デンソー パッケージ実装体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222710A (ja) * 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体装置
KR100908891B1 (ko) * 2001-07-09 2009-07-23 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
JP3810411B2 (ja) * 2004-01-23 2006-08-16 Ｎｅｃエレクトロニクス株式会社 集積回路装置
JP4541717B2 (ja) * 2004-02-09 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置及びその製造方法
US8008142B2 (en) * 2009-03-13 2011-08-30 International Business Machines Corporation Self-aligned Schottky diode
CN111354695B (zh) * 2020-03-11 2022-11-15 珠海格力电器股份有限公司 封装结构及其制造方法
US12021038B2 (en) 2021-06-11 2024-06-25 Macom Technology Solutions Holdings, Inc. Solderable and wire bondable part marking

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
JPH07335811A (ja) 1994-06-10 1995-12-22 Nippondenso Co Ltd 半導体装置
JPH11284119A (ja) 1998-03-27 1999-10-15 Mitsumi Electric Co Ltd 半導体集積デバイスの放熱構造
US6139977A (en) * 1998-06-10 2000-10-31 Lucent Technologies Inc. Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
US6429512B1 (en) * 1999-03-16 2002-08-06 Siliconware Precision Industries Co., Ltd. Ball grid array integrated circuit package with palladium coated heat-dissipation device
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6512244B1 (en) * 2001-05-07 2003-01-28 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060105A (ja) * 2010-08-09 2012-03-22 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、金型、および封止装置
JP2017028131A (ja) * 2015-07-23 2017-02-02 株式会社デンソー パッケージ実装体

Also Published As

Publication number Publication date
US20030222281A1 (en) 2003-12-04
US6876067B2 (en) 2005-04-05

Similar Documents

Publication Publication Date Title
US7061080B2 (en) Power module package having improved heat dissipating capability
US5710695A (en) Leadframe ball grid array package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US6303981B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
US7863725B2 (en) Power device packages and methods of fabricating the same
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
KR100867575B1 (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
KR101311635B1 (ko) 표면 장착 발광 칩 패키지
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
US7221055B2 (en) System and method for die attach using a backside heat spreader
JP2982126B2 (ja) 半導体装置およびその製造方法
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US5783466A (en) Semiconductor device and method of manufacturing the same
US6876067B2 (en) Semiconductor device
JP2002134674A (ja) 半導体装置およびその製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JP3500015B2 (ja) 半導体装置及びその製造方法
JP2004111745A (ja) 半導体装置
JP3183064B2 (ja) 半導体装置
JPH09186288A (ja) 半導体装置
JP2660732B2 (ja) 半導体装置
US6147410A (en) Electronic component and method of manufacture
JPH07176664A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403