JP4541717B2

JP4541717B2 - 集積回路装置及びその製造方法

Info

Publication number: JP4541717B2
Application number: JP2004032660A
Authority: JP
Inventors: 尚由川原; 寛村瀬; 宏明大窪; 邦子菊田; 康隆中柴; 直樹小田; 得人佐々木; 信和伊藤
Original assignee: NEC Corp; Renesas Electronics Corp
Current assignee: NEC Corp; Renesas Electronics Corp
Priority date: 2004-02-09
Filing date: 2004-02-09
Publication date: 2010-09-08
Anticipated expiration: 2024-02-09
Also published as: US20050173775A1; CN1655356A; JP2005223297A; CN1655356B; US7777288B2

Description

本発明は、モノリシック型の温度センサを内蔵した集積回路装置及びその製造方法に関する。

近時、集積回路装置において、熱による素子の破壊を防止すること、及び集積回路装置内に設けられた素子のうち、特性が温度依存性を持つ素子、例えば水晶発振器等、の動作を安定化することを目的として、集積回路装置の動作温度をモニタする必要性が高まってきている。

このため、例えば、半導体集積回路装置内において、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してＬＳＩを遮断状態とすることにより、ＬＳＩを温度上昇による熱破壊から保護する技術が開示されている（例えば、特許文献１参照。）。

また、このような温度センサとして、寄生ｐｎ接合ダイオードを使用する技術が提案されている（例えば、特許文献２参照。）。図９は、特許文献２に記載されている従来の温度センサを備えた半導体集積回路装置を示す断面図であり、図１０は、図９に示す半導体集積回路装置の温度センサ部を示す等価回路図である。

図９に示すように、この従来の半導体集積回路装置２１は、Ｐ型シリコン基板ＰＳｕｂと、このＰ型シリコン基板ＰＳｕｂ上に形成された多層配線層Ｍ２１から構成されている。多層配線層Ｍ２１は、夫々複数の配線層及び絶縁層が交互に積層されたものである。そして、この半導体集積回路装置２１には、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１の所定の領域に形成された論理回路部２と、同じくＰ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ２１における論理回路部２が形成されていない領域に形成された温度センサ部２３とが設けられている。

論理回路部２においては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）回路４が設けられている。ＣＭＯＳ回路４においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ１及びＰウエルＰＷ１が相互に隣接するように形成されている。ＮウエルＮＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｐ^＋拡散領域Ｐ１及びＰ２が相互に離隔して形成されており、ＰウエルＰＷ１の表面には、ソース・ドレイン領域となる２ヶ所のｎ^＋拡散領域Ｎ１及びＮ２が相互に離隔して形成されている。ＮウエルＮＷ１におけるｐ^＋拡散領域Ｐ１とＰ２との間はチャネル領域５となっている。また、ＰウエルＰＷ１におけるｎ^＋拡散領域Ｎ１とＮ２との間はチャネル領域６となっている。

多層配線層Ｍ２１におけるチャネル領域５及び６の直上域を含む領域にはゲート絶縁膜（図示せず）が設けられており、ゲート絶縁膜上におけるチャネル領域５及び６の直上域には夫々、例えばポリシリコンからなるゲート電極Ｇ１及びＧ２が設けられている。ゲート電極Ｇ１及びＧ２はゲート端子Ｖｇに共通接続されている。そして、チャネル領域５、ソース・ドレイン領域としてのｐ^＋拡散領域Ｐ１及びＰ２、ゲート絶縁膜並びにゲート電極Ｇ１により、Ｐ型ＭＯＳトランジスタが形成されている。また、チャネル領域６、ソース・ドレイン領域としてのｎ^＋拡散領域Ｎ１及びＮ２、ゲート絶縁膜並びにゲート電極Ｇ２により、Ｎ型ＭＯＳトランジスタが形成されている。

多層配線層Ｍ２１におけるｐ^＋拡散領域Ｐ１上には、このｐ^＋拡散領域Ｐ１に接続するようにビアＶ１が設けられており、このビアＶ１上には、ビアＶ１に接続するように配線Ｗ１が設けられている。配線Ｗ１上には、この配線Ｗ１に接続するようにビアＶ２が設けられており、ビアＶ２上には、このビアＶ２に接続するように、電源電位配線Ｖｃｃが設けられている。これにより、ｐ^＋拡散領域Ｐ１は、ビアＶ１、配線Ｗ１及びビアＶ２を介して電源電位配線Ｖｃｃに接続されている。

また、多層配線層Ｍ２１におけるｐ^＋拡散領域Ｐ２上には、このｐ^＋拡散領域Ｐ２に接続するようにビアＶ３が設けられており、ｎ^＋拡散領域Ｎ１上には、このｎ^＋拡散領域Ｎ１に接続するようにビアＶ４が設けられている。そして、ビアＶ３及びＶ４上には、ビアＶ３及びＶ４の双方に接続するように配線Ｗ２が設けられており、配線Ｗ２上には、この配線Ｗ２に接続するようにビアＶ５が設けられており、ビアＶ５上にはこのビアＶ５に接続するように配線Ｗ３が設けられている。これにより、ｐ^＋拡散領域Ｐ２及びｎ^＋拡散領域Ｎ１は、ビアＶ３及びＶ４、配線Ｗ２並びにビアＶ５を介して配線Ｗ３に接続されている。

更に、多層配線層Ｍ２１におけるｎ^＋拡散領域Ｎ２上には、このｎ^＋拡散領域Ｎ１に接続するようにビアＶ６が設けられており、ビアＶ６上には、このビアＶ６に接続するように配線Ｗ４が設けられている。配線Ｗ４上には、この配線Ｗ４に接続するようにビアＶ７が設けられており、ビアＶ７上には、このビアＶ７に接続するように、接地電位配線ＧＮＤが設けられている。これにより、ｎ^＋拡散領域Ｎ２は、ビアＶ６、配線Ｗ４及びビアＶ７を介して接地電位配線ＧＮＤに接続されている。

一方、Ｐ型シリコン基板ＰＳｕｂの表面におけるＮウエルＮＷ１及びＰウエルＰＷ１が形成されている領域以外の領域に、ｐ^＋拡散領域Ｐ３が形成されている。多層配線層Ｍ２１におけるｐ^＋拡散領域Ｐ３上には、下から順にビアＶ８、配線Ｗ５、ビアＶ９及び接地電位配線ＧＮＤがこの順に設けられており、ｐ^＋拡散領域Ｐ３は、ビアＶ８、配線Ｗ５及びビアＶ９を介して接地電位配線ＧＮＤに接続されている。

温度センサ部２３においては、Ｐ型シリコン基板ＰＳｕｂの表面にＮウエルＮＷ２が形成されており、このＮウエルＮＷ２の表面にはｐ^＋拡散領域Ｐ２１及びｎ^＋拡散領域Ｎ２１が相互に離隔して形成されている。そして、多層配線層Ｍ２１におけるｐ^＋拡散領域Ｐ２１上には、下から順にビアＶ２１、配線Ｗ２１、ビア２２及び接地電位配線ＧＮＤがこの順に設けられており、ｐ^＋拡散領域Ｐ２１は、ビアＶ２１、配線Ｗ２１及びビアＶ２２を介して接地電位配線ＧＮＤに接続されている。

また、多層配線層Ｍ２１におけるｎ^＋拡散領域Ｎ２１上には、このｎ^＋拡散領域Ｎ２１に接続するようにビアＶ２３が設けられており、このビアＶ２３上には、配線Ｗ２２が設けられている。配線Ｗ２２は、その一端部がビアＶ２３に接続されていると共に、出力端子Ｖｏｕｔ２１に接続されている。また、配線Ｗ２２の下方には、配線Ｗ２２の他端部に接続するようにビアＶ２４が設けられており、ビアＶ２４の下方には、例えばポリシリコンからなる抵抗体Ｒが設けられている。抵抗体Ｒはシート状の形状を持ち、その一端部がビアＶ２４に接続されている。抵抗体ＲはＣＭＯＳ回路４のゲート電極Ｇ１及びＧ２と同時に形成されたものであり、ゲート電極Ｇ１及びＧ２と同層に設けられている。更に、抵抗体Ｒ上には抵抗体Ｒの他端部に接続するようにビアＶ２５が設けられている。更にまた、ビアＶ２５上には、下から順に、配線Ｗ２３、ビアＶ２６及び電源電位配線Ｖｃｃが設けられており、抵抗体ＲはビアＶ２５、配線Ｗ２３及びビアＶ２６を介して電源電位配線Ｖｃｃに接続されている。

これにより、ＮウエルＮＷ２にはｐ^＋拡散領域Ｐ２１よりも高い電位が印加される。この結果、ｐ^＋拡散領域Ｐ２１とＮウエルＮＷ２との間で、順方向のｐｎ接合が形成され、寄生ｐｎ接合ダイオードＤが形成される。

なお、多層配線層Ｍ２１において、ビアＶ１、Ｖ３、Ｖ４、Ｖ６、Ｖ８、Ｖ２１及びＶ２３は第１の絶縁層内に設けられており、この第１の絶縁層内に、ゲート電極Ｇ１及びＧ２並びに抵抗体Ｒが同層に設けられている。また、配線Ｗ１、Ｗ２、Ｗ４、Ｗ５、Ｗ２１、Ｗ２２及びＷ２３は前記第１の絶縁層上に設けられた第１の配線層内に相互に同層に設けられており、ビアＶ２、Ｖ５、Ｖ７、Ｖ９、Ｖ２２及びＶ２６はこの第１の配線層上に設けられた第２の絶縁層内に設けられている。更に、各接地電位配線ＧＮＤ、各電源電位配線Ｖｃｃ及び配線Ｗ３は第２の絶縁層上に設けられた第２の配線層内に相互に同層に設けられている。更にまた、多層配線層Ｍ２１における前記各ビア、各配線及び抵抗体Ｒ以外の部分、並びに第２の絶縁層の上層は、絶縁材料７により埋め込まれている。

図１０に示すように、半導体集積回路装置２１における温度センサ部２３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及び寄生ｐｎ接合ダイオードＤがこの順に直列に接続されており、抵抗体Ｒと寄生ｐｎ接合ダイオードＤとの間の接続点には出力端子Ｖｏｕｔ２１が接続されている。このとき、寄生ｐｎ接合ダイオードＤは順方向になるように接続されている。

これにより、図９に示すように、半導体集積回路装置２１の温度が変化すると、寄生ｐｎ接合ダイオードＤの特性が変化し、この特性の変化により出力端子Ｖｏｕｔ２１の電位が変化する。そして、この出力端子Ｖｏｕｔ２１の電位を検出することにより、半導体集積回路装置２１の温度を測定することができる。また、この半導体集積回路装置２１においては、寄生ｐｎ接合ダイオードＤを、ＭＯＳトランジスタの素子構造を利用して形成することができるため、従来のＭＯＳプロセスを変更することなく、温度センサ部２３を形成することができる。

特開平１−３０２８４９号公報特開平９−２２９７７８号公報

しかしながら、上述の従来の技術には、以下に示すような問題点がある。図９及び図１０に示す従来の技術においては、寄生ｐｎ接合ダイオードＤの温度係数が０．００２／Ｋ程度と低く、十分なＳＮＲ（Signal-to-Noise Ratio：信号対雑音比）を得ることができない。

本発明はかかる問題点に鑑みてなされたものであって、十分なＳＮＲを得ることができる温度センサを備えた集積回路装置及びその製造方法を提供することを目的とする。

本発明に係る集積回路装置は、基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層の最上層に形成された２本の配線に接することによりこの２本の配線間に接続され金属酸化物からなる温度モニタ部材を有し、
前記温度モニタ部材はその形状がシート状であり前記２本の配線の夫々少なくとも一部分を覆うように設けられ、
前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように、前記金属酸化物からなる層が前記温度モニタ部材と同層で設けられていることを特徴とする。

本発明においては、多層配線層の最上層に設けられた２本の配線間に温度モニタ部材が接続されている。温度モニタ部材を形成する金属酸化物の抵抗率は温度に応じて変化するため、配線間の抵抗値を測定することによって、温度を測定することができる。そして、金属酸化物の抵抗率の温度係数はｐｎ接合ダイオードの抵抗値の温度係数よりも高く、安定であるため、ＳＮＲが高い温度測定を行うことができる。また、本発明においては、温度モニタ部材が、多層配線層の最上層の配線に直接接続されているため、製造工程が簡略である。

又は、前記温度モニタ部材はその形状がシート状であり前記２本の配線の夫々少なくとも一部分を覆うように設けられており、前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように、前記金属酸化物からなる層が前記温度モニタ部材と同層で設けられている。これにより、金属酸化物からなる層のエッチングが容易になる。

更に、前記金属酸化物が酸化バナジウム（ＶＯ_ｘ）であってもよく、前記配線がＡｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金により形成されていてもよい。

本発明に係る集積回路装置の製造方法は、基板及びこの基板上に設けられた多層配線層を備えた集積回路装置の製造方法において、前記基板上に前記多層配線層における最上層以外の部分を形成する工程と、前記最上層以外の部分上に配線を形成する工程と、前記配線のうち２本の配線に接しこの２本の配線間に接続されるように金属酸化物からなる温度モニタ部材を形成する工程と、を有し、
前記温度モニタ部材を形成する工程は、前記最上層以外の部分上に前記金属酸化物からなる層を成膜する工程と、この金属酸化物からなる層をエッチングして選択的に除去し、前記２本の配線の夫々少なくとも一部分を覆う部分が少なくとも残留するようにパターニングする工程と、を有し、
前記パターニングする工程において、前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように前記金属酸化物からなる層を残留させることを特徴とする。

本発明においては、多層配線層の最上層に形成された配線に接するように温度モニタ部材を形成しているため、温度モニタ部材を配線に接続するためのプラグ等を形成する必要がなく、集積回路装置の製造工程を簡略化することができる。

また、前記温度モニタ部材を形成する工程は、前記最上層以外の部分上に前記金属酸化物からなる層を成膜する工程と、この金属酸化物からなる層をエッチングして選択的に除去し、前記２本の配線の夫々少なくとも一部分を覆う部分が少なくとも残留するようにパターニングする工程と、を有する。

前記パターニングする工程において、前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように前記金属酸化物からなる層を残留させる。これにより、エッチング時に配線が露出されなくなり、エッチング条件に対する制約が小さくなる。

本発明によれば、金属酸化物からなる温度モニタ部材を設けることにより、ＳＮＲが高い温度センサを備えた集積回路装置を実現することができる。また、最上層の配線に直接接触するように温度モニタ部材を形成することにより、集積回路装置の製造工程を簡略化することができる。

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は、本実施形態に係る半導体集積回路装置を示す断面図であり、図２は、図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本実施形態に係る半導体集積回路装置は１個のシリコンチップ上に形成されたものである。図１に示すように、本実施形態に係る半導体集積回路装置１においては、論理回路部２及び温度センサ部３が設けられており、論理回路部２及び温度センサ部３を除く領域の一部には、半導体集積回路装置１内の回路を外部に接続する外部パッド２０が設けられている。以下、半導体集積回路装置１全体に共通する構成について説明する。

半導体集積回路装置１においては、Ｐ型シリコン基板ＰＳｕｂが設けられており、このＰ型シリコン基板ＰＳｕｂ上に多層配線層Ｍ１が設けられている。多層配線層Ｍ１は、基板側から順に例えば３層の配線層Ｌ１乃至Ｌ３が積層されたものである。配線層Ｌ２には、例えばアルミニウム（Ａｌ）からなる配線Ｗ１１が設けられており、この配線Ｗ１１上にはプラグとして例えばタングステン（Ｗ）からなるビアＶ１１が設けられている。また、配線層Ｌ３には、例えばＡｌからなる配線Ｗ１２が設けられている。配線Ｗ１２は多層配線層Ｍ１の最上層配線である。そして、配線Ｗ１１、ビアＶ１１、配線Ｗ１２はこの順に直列に接続されている。また、配線層Ｌ１には、配線Ｗ１１をＰ型シリコン基板ＰＳｕｂの表面に形成された拡散領域（図示せず）に接続するビア（図示せず）が設けられている。また、多層配線層Ｍ１における配線及びビア以外の部分は、例えばシリコン酸化物等の絶縁材料７により埋め込まれている。

次に、半導体集積回路装置１における各部の構成について説明する。温度センサ部３においては、前述の如く、多層配線層Ｍ１の配線層Ｌ２及びＬ３に、夫々少なくとも２本の配線Ｗ１１及び配線Ｗ１２が設けられており、配線Ｗ１１と配線Ｗ１２との間には、ビアＶ１１が設けられている。これにより、多層配線層Ｍ１には、配線Ｗ１１、ビアＶ１１及び配線Ｗ１２がこの順に直列に接続された導電構造体が少なくとも２組設けられている。そして、配線層Ｌ３においては、２本の配線Ｗ１２の上面及び側面を覆うように、酸化バナジウムからなる温度モニタ部材１０が設けられている。温度モニタ部材１０は２本の配線Ｗ１２に直接接触しており、これにより、この２本の配線Ｗ１２間に温度モニタ部材１０が接続されている。

温度モニタ部材１０の形状は、例えば平面視で正方形をなすシート形状であり、この正方形の１辺の長さは例えば１０乃至２０μｍであり、膜厚は例えば０．１乃至０．２μｍである。また、酸化バナジウムの安定な化合物は、例えばＶＯ_２及びＶ_２Ｏ_５等であり、酸化バナジウムを化学式ＶＯ_ｘで表すと、ｘは２前後である。なお、温度が２５℃であるときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば０．０１乃至１０（Ω・ｃｍ）程度であり、温度係数は−０．０２乃至−０．０３（／Ｋ）程度である。温度モニタ部材１０の抵抗値は例えば数百Ω、例えば３００Ωである。

温度センサ部３が上述の如く構成されているため、２本の配線Ｗ１１のうち一方は、各１個のビアＶ１１及び配線Ｗ１２を介して、温度モニタ部材１０の一端部に接続されており、２本の配線Ｗ１１のうち他方は、他の各１個のビアＶ１１及び配線Ｗ１２を介して、温度モニタ部材１０の他端部に接続されている。即ち、２本の配線Ｗ１１間には、温度モニタ部材１０が接続されている。

そして、例えば、一方の配線Ｗ１１は接地電位配線ＧＮＤ（図２参照）に接続されており、他方の配線Ｗ１１は抵抗体Ｒ（図２参照）を介して電源電位配線Ｖｃｃ（図２参照）に接続されており、温度モニタ部材１０と抵抗体Ｒとの間には出力端子Ｖｏｕｔ１（図２参照）が接続されている。なお、抵抗体Ｒの構成及び多層配線層Ｍ１中における配設位置は、例えば図９に示す従来の半導体集積回路装置２１の抵抗体Ｒと同様である。即ち、本実施形態における抵抗体Ｒは例えばポリシリコン膜により形成されており、その抵抗値は、例えば、温度モニタ部材１０の抵抗値と略等しく設定されており、例えば数百Ω、例えば３００Ωである。

一方、論理回路部２は、図９に示す従来の半導体集積回路装置２１の論理回路部２と同様に、演算及び記憶等の処理を行う部分であり、ＣＭＯＳ回路等の素子が設けられている。また、論理回路部２には、温度センサ部３の測定結果をデータ処理する回路が含まれていてもよい。なお、図１においては、図を簡略化するために、論理回路部２には配線Ｗ１１及びＷ１２並びにビアＶ１１のみが示されており、それ以外の構成要素は図示を省略されている。

また、半導体集積回路装置１における論理回路部２及び温度センサ部３以外の領域の一部において、多層配線層Ｍ１の配線層Ｌ３に開口部１９が形成されており、この開口部１９の底部には外部パッド２０が設けられている。外部パッド２０は例えばＡｌからなり、配線Ｗ１２と同層に設けられたものである。前述の如く、この外部パッド２０は半導体集積回路装置１を外部に接続するものである。

なお、半導体集積回路装置１における温度センサ部３以外の領域、例えば、論理回路部２においては、配線Ｗ１２上には酸化バナジウムからなる層は形成されていない。また、配線Ｗ１２と同層に形成された外部パッド２０上にも、酸化バナジウムからなる層は形成されていない。

本実施形態に係る半導体集積回路装置１を上述の如く構成した結果、図２に示すように、温度センサ部３においては、電源電位配線Ｖｃｃから接地電位配線ＧＮＤに向かって、抵抗体Ｒ及び温度モニタ部材１０がこの順に直列に接続された回路が形成される。そして、抵抗体Ｒと温度モニタ部材１０との接続点に、出力端子Ｖｏｕｔ１が接続されている。

次に、上述の如く構成された本実施形態に係る半導体集積回路装置１の動作について説明する。図２に示すように、接地電位配線ＧＮＤに接地電位を印加し、電源電位配線Ｖｃｃに電源電位を印加すると、出力端子Ｖｏｕｔ１の電位は、温度モニタ部材１０の抵抗値及び抵抗体Ｒの抵抗値によって決定される接地電位と電源電位との中間の値となる。そして、外部の温度が上昇するか、又は論理回路部が駆動して発熱することにより半導体集積回路装置１の温度が上昇すると、温度モニタ部材１０の温度も上昇し、その抵抗値が低下する。このとき、温度モニタ部材１０を形成する酸化バナジウムの抵抗率の温度係数は−０．０２乃至−０．０３程度であるため、温度が１℃上昇すると抵抗値は２〜３％程度減少する。そして、出力端子Ｖｏｕｔ１の電位を検出することにより、半導体集積回路装置１の温度を測定する。

次に、本実施形態の効果について説明する。酸化バナジウムの抵抗率の温度係数の絶対値は０．０２〜０．０３程度であり、寄生ｐｎ接合ダイオードの温度係数の絶対値である０．００２よりも大きいため、本実施形態においては、温度測定に際して高いＳＮＲを得ることができる。また、酸化バナジウムは化学的に安定であるため、温度センサ部３の信頼性を向上させることができ、この結果、半導体集積回路装置１の信頼性を向上させることができる。また、本実施形態においては、温度センサ部３以外の領域に形成された配線Ｗ１２及び外部パッド２０上には酸化バナジウムからなる層が形成されていないため、温度センサ部３以外の領域においては配線Ｗ１２間の間隔を微細化することができる。

なお、本実施形態においては、配線Ｗ１１及びＷ１２をＡｌにより形成する例を示したが、本発明はこれに限定されず、例えば、Ａｌ合金により形成してもよく、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）若しくはＷ、又はこれらの合金により形成してもよく、これらの金属又は合金からなる層を積層させた多層膜により形成してもよい。例えば、ＴｉＮ層、ＡｌＣｕ合金層及びＴｉＮ層からなる３層膜により形成してもよい。

また、温度センサ部３は、半導体集積回路装置１が形成されているチップの１ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計５ヶ所に形成されていてもよい。温度センサ部３を複数ヶ所に夫々設け、各温度センサ部３の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。

次に、本発明の第２の実施形態について説明する。図３は本実施形態に係る半導体集積回路装置を示す断面図である。図３に示すように、本実施形態に係る半導体集積回路装置６においては、温度センサ部３以外の領域、例えば、論理回路部２においても、配線Ｗ１２の上面及び側面を覆うように、酸化バナジウム層８が設けられている。また、外部パッド２０の周辺部の上面及び側面も、酸化バナジウム層８により覆われている。

なお、開口部１９は酸化バナジウム層８を貫通して外部パッド２０に到達するように形成されている。このため、外部パッド２０の上面の中央部は、酸化バナジウム層８により覆われておらず、開口部１９の底部において露出している。酸化バナジウム層８は、温度モニタ部材１０と同層で同じ厚さに設けられている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。

次に、本発明の第３の実施形態について説明する。図４は本実施形態に係る半導体集積回路装置を示す断面図である。図４に示すように、本実施形態に係る半導体集積回路装置９においては、配線層Ｌ３において、配線Ｗ１２を覆うように絶縁層１１が設けられている。そして、温度センサ部３において、絶縁層１１における配線Ｗ１２の直上域の一部には、ビア１２が形成されている。そして、ビア１２の内部に温度モニタ部材１０の一部が埋設されている。これにより、温度モニタ部材１０はビア１２内において配線Ｗ１２と接続されている。

また、開口部１９は絶縁層１１を貫通して外部パッド２０に到達するように形成されている。このため、外部パッド２０の上面の中央部は、絶縁層１１により覆われておらず、開口部１９の底部において露出している。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。

次に、本発明の第４の実施形態について説明する。本実施形態は、前述の第１の実施形態に係る半導体集積回路装置の製造方法である。図５乃至図７は本実施形態に係る半導体集積回路装置の製造方法をその工程順に示す断面図である。先ず、図５に示すように、Ｐ型シリコン基板ＰＳｕｂの表面における所定の領域に拡散領域（図示せず）を形成し、その後、Ｐ型シリコン基板ＰＳｕｂ上に配線層Ｌ１を形成する。配線層Ｌ１には前記拡散領域に接続されるビア（図示せず）、及びＭＯＳトランジスタのゲート電極（図示せず）等を形成する。

次に、配線層Ｌ１上に例えばＡｌにより配線Ｗ１１を形成し、この配線Ｗ１１を絶縁材料７により埋め込み、配線Ｗ１１に接続するように、例えばＷからなるビアＶ１１を形成する。これにより、配線層Ｌ２を形成する。次に、配線層Ｌ２上に例えばＡｌにより配線Ｗ１２及び外部パッド２０を形成する。外部パッド２０は半導体集積回路装置１における論理回路部２及び温度センサ部３以外の領域に形成する。

次に、図６に示すように、配線層Ｌ２上の全面に、配線Ｗ１２及び外部パッド２０を覆うように、酸化バナジウムからなる酸化バナジウム層８を成膜する。酸化バナジウム層８は、バナジウムをターゲットとし、酸素雰囲気中で行う反応性スパッタリング法により堆積させ、その後、熱処理による還元処理を行って成膜する。酸化バナジウム層８の厚さは例えば０．１乃至０．２μｍとする。このとき、酸化バナジウム層８は、配線Ｗ１２に直接堆積する。

次に、図７に示すように、酸化バナジウム層８上に、温度センサ部３における所定の領域を覆うように、レジスト１３を形成する。前記所定の領域とは、後の工程において温度モニタ部材１０（図１参照）を設ける予定の領域であり、２本の配線Ｗ１２の一部を含む例えば１辺が１０乃至２０μｍの正方形の領域である。そして、レジスト１３をマスクとして、ドライエッチングを行う。このとき、エッチング条件として、Ａｌをほとんどエッチングせずに、酸化バナジウムを選択的にエッチングするような条件を選択する。例えば、フッ素を含むエッチングガス、例えば、ＣＦ_４ガス又はＳＦ_６ガスを使用してエッチングを行う。その後、レジスト１３を除去する。

これにより、図１に示すように、レジスト１３（図７参照）により覆われていた領域においては酸化バナジウム膜８が残留し、それ以外の領域においては酸化バナジウム層８が除去される。この結果、酸化バナジウム層８が選択的に除去されてパターニングされ、温度センサ部３に温度モニタ部材１０が形成される。

次に、温度モニタ部材１０、配線Ｗ１２及び外部パッド２０を絶縁材料７により埋め込む。その後、絶縁材料７からなる層における外部パッド２０の直上域の一部に、外部パッド２０に到達するように開口部１９を形成する。この結果、配線層Ｌ３が形成され、多層配線層Ｍ１が形成される。これにより、前述の第１の実施形態に係る半導体集積回路装置１が作製される。

本実施形態においては、多層配線層Ｍ１の最上層である配線層Ｌ３内に、配線Ｗ１２に直接接するように温度モニタ部材１０を形成している。このため、温度モニタ部材１０を配線Ｗ１２に接続するためのプラグ等を形成する必要がなく、また、多層配線層Ｍ１の上方に温度モニタ部材１０を配置するための特別な層を形成する必要がない。この結果、温度センサ部３を備えた半導体集積回路装置１を、簡略な工程で製造することができる。

また、本実施形態においては、温度モニタ部材１０を多層配線層Ｍ１の最上層である配線層Ｌ３の配線Ｗ１２上に設けているため、半導体集積回路装置１を製造するときに、Ｐ型シリコン基板ＰＳｕｂから配線Ｗ１２までは、従来の製造プロセスにより形成することができる。この結果、温度モニタ部材１０を設けることによる製造コストの上昇を抑制できる。また、酸化バナジウムにより、Ｐ型シリコン基板ＰＳｕｂから配線Ｗ１２までの部分を汚染することがなく、この部分を製造するための半導体製造装置を汚染することがない。

次に、本発明の第５の実施形態について説明する。本実施形態は、前述の第２の実施形態に係る半導体集積回路装置の製造方法である。図８は本実施形態に係る半導体集積回路装置の製造方法を示す断面図である。先ず、図５及び図６に示すように、前述の第４の実施形態と同様な方法により、Ｐ型シリコン基板ＰＳｕｂ上に配線層Ｌ１及びＬ２を形成し、配線層Ｌ２上に配線Ｗ１２を形成し、配線Ｗ１２を覆うように酸化バナジウム層８を成膜する。

次に、図８に示すように、酸化バナジウム層８上に、レジスト１４を形成する。レジスト１４は、温度センサ部３における温度モニタ部材１０（図３参照）を設ける予定の領域、並びに温度センサ部３以外の領域における配線Ｗ１２及び外部パッド２０の直上域を含む領域を覆うように形成する。そして、このレジスト１４をマスクとして、酸化バナジウム層８のドライエッチングを行う。このときのエッチング条件は特に限定されず、絶縁材料７をほとんどエッチングせずに、酸化バナジウムを選択的にエッチングするような条件であればよい。これにより、レジスト１４により覆われていた領域を除く領域において酸化バナジウム層８が選択的に除去され、酸化バナジウム層８がパターニングされる。この結果、温度センサ部３において温度モニタ部材１０が形成される。また、温度センサ部３以外の領域においても、配線Ｗ１２及び外部パッド２０の上面及び側面を覆うように、酸化バナジウム膜８が残留する。

次に、温度モニタ部材１０、配線Ｗ１２及び外部パッド２０を絶縁材料７により埋め込む。その後、絶縁材料７からなる層及び酸化バナジウム層８における外部パッド２０の直上域の一部に、外部パッド２０に到達するように開口部１９を形成する。この結果、配線層Ｌ３が形成され、多層配線層Ｍ１が形成される。これにより、前述の第２の実施形態に係る半導体集積回路装置６が作製される。

本実施形態においては、酸化バナジウム層８をエッチングする際に、Ａｌからなる配線Ｗ１２との間の選択比を考慮する必要がないため、前述の第４の実施形態と比較して、エッチング条件に対する制約が小さく、製造工程の自由度が高い。本実施形態における上記以外の効果は、前述の第４の実施形態と同様である。

次に、本発明の第６の実施形態について説明する。本実施形態は、前述の第３の実施形態に係る半導体集積回路装置の製造方法である。先ず、図５に示すように、前述の第４の実施形態と同様な方法により、Ｐ型シリコン基板ＰＳｕｂ上に配線層Ｌ１及びＬ２を形成し、配線層Ｌ２上に配線Ｗ１２及び外部パッド２０を形成する。

次に、図４に示すように、配線Ｗ１２及び外部パッド２０を覆うように、絶縁層１１を成膜する。そして、温度センサ部３において、絶縁層１１における配線Ｗ１２の直上域の一部に、ビア１２を形成する。その後、前述の第４の実施形態と同様な方法により、絶縁層１１上に、酸化バナジウム層８を成膜する。このとき、絶縁層１１のビア１２内にも、酸化バナジウム層８が埋設される。

次に、前述の第４の実施形態と同様な方法により、酸化バナジウム層８をパターニングして温度モニタ部材１０を形成する。次に、絶縁材料７により、絶縁層１１及び温度モニタ部材１０を埋め込み、外部パッド２０の直上域に開口部１９を形成する。このとき、開口部１９は絶縁層１１を貫通するように形成する。これにより、前述の第３の実施形態に係る半導体集積回路装置９が作製される。本実施形態における上記以外の構成及び効果は、前述の第４の実施形態と同様である。

本発明は、モノリシック型の温度センサを備えた集積回路装置に適用することができ、特に、半導体プロセスによって製造される温度センサを備えた半導体集積回路装置に好適に適用することができる。

本発明の第１の実施形態に係る半導体集積回路装置を示す断面図である。図１に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本発明の第２の実施形態に係る半導体集積回路装置を示す断面図である。本発明の第３の実施形態に係る半導体集積回路装置を示す断面図である。本発明の第４の実施形態に係る半導体集積回路装置の製造方法を示す断面図である。本実施形態に係る半導体集積回路装置の製造方法を示す断面図であり、図５の次の工程を示す。本実施形態に係る半導体集積回路装置の製造方法を示す断面図であり、図６の次の工程を示す。本発明の第５の実施形態に係る半導体集積回路装置の製造方法を示す断面図である。従来の温度センサを備えた半導体集積回路装置を示す断面図である。図９に示す半導体集積回路装置の温度センサ部を示す等価回路図である。

符号の説明

１、６、９、２１；半導体集積回路装置
２；論理回路部
３、２３；温度センサ部
４；ＣＭＯＳ回路
５、６；チャネル領域
７；絶縁材料
８；酸化バナジウム層
１０；温度モニタ部材
１１；絶縁層
１２；ビア
１３、１４；レジスト
１９；開口部
２０；外部パッド
Ｌ１、Ｌ２、Ｌ３；配線層
Ｄ；寄生ｐｎ接合ダイオード
Ｇ１、Ｇ２；ゲート電極
Ｍ１、Ｍ２１；多層配線層
ＰＳｕｂ；Ｐ型シリコン基板
Ｒ；抵抗体
Ｖｇ；ゲート端子
Ｖｏｕｔ１、Ｖｏｕｔ２１；出力端子
ＰＷ１；Ｐウエル
ＮＷ１、ＮＷ２；Ｎウエル
Ｐ１、Ｐ２、Ｐ２１；ｐ^＋拡散領域
Ｎ１、Ｎ２、Ｎ２１；ｎ^＋拡散領域
Ｖ１〜Ｖ６、Ｖ１１、Ｖ１２、Ｖ２１〜Ｖ２６；ビア
Ｗ１〜Ｗ５、Ｗ１１、Ｗ１２、Ｗ２１〜Ｗ２３；配線
Ｖｃｃ；電源電位配線
ＧＮＤ；接地電位配線

Claims

基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層の最上層に形成された２本の配線に接することによりこの２本の配線間に接続され金属酸化物からなる温度モニタ部材を有し、
前記温度モニタ部材はその形状がシート状であり前記２本の配線の夫々少なくとも一部分を覆うように設けられ、
前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように、前記金属酸化物からなる層が前記温度モニタ部材と同層で設けられていることを特徴とする集積回路装置。
前記多層配線層の最上層に形成された配線を覆う絶縁層を有し、この絶縁層における前記２本の配線の直上域にこの２本の配線に夫々到達するような２つのビアが形成されており、この２つのビア内に前記温度モニタ部材の一部が埋設されていることを特徴とする請求項１に記載の集積回路装置。
前記金属酸化物が酸化バナジウムであることを特徴とする請求項１又は２に記載の集積回路装置。
前記配線がＡｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金により形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の集積回路装置。
前記多層配線層の最上層の一部に前記配線と同層で設けられたパッドを有し、前記最上層には前記パッドを露出させる開口部が形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の集積回路装置。
基板及びこの基板上に設けられた多層配線層を備えた集積回路装置の製造方法において、前記基板上に前記多層配線層における最上層以外の部分を形成する工程と、前記最上層以外の部分上に配線を形成する工程と、前記配線のうち２本の配線に接しこの２本の配線間に接続されるように金属酸化物からなる温度モニタ部材を形成する工程と、を有し、
前記温度モニタ部材を形成する工程は、前記最上層以外の部分上に前記金属酸化物からなる層を成膜する工程と、この金属酸化物からなる層をエッチングして選択的に除去し、前記２本の配線の夫々少なくとも一部分を覆う部分が少なくとも残留するようにパターニングする工程と、を有し、
前記パターニングする工程において、前記多層配線層の最上層に形成された配線のうち前記２本の配線を除く配線を覆うように前記金属酸化物からなる層を残留させることを特徴とする集積回路装置の製造方法。
前記配線を形成する工程と前記温度モニタ部材を形成する工程との間に、前記配線を覆うように絶縁層を形成する工程と、前記絶縁層に前記２本の配線に夫々到達するような２つのビアを形成する工程と、を有し、前記温度モニタ部材を形成する工程において、前記２つのビア内に前記温度モニタ部材の一部を埋設することを特徴とする請求項６に記載の集積回路装置の製造方法。
前記金属酸化物には酸化バナジウムを使用することを特徴とする請求項６又は７に記載の集積回路装置の製造方法。
前記配線をＡｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金により形成することを特徴とする請求項６乃至８のいずれか１項に記載の集積回路装置の製造方法。
前記配線を形成する工程において、前記配線と同層でパッドを形成し、温度モニタ部材を形成する工程の後に、前記配線及び前記温度モニタ部材を絶縁材料により埋め込む工程と、この絶縁材料からなる層に前記パッドが露出するように開口部を形成する工程と、を有することを特徴とする請求項６乃至９のいずれか１項に記載の集積回路装置の製造方法。