JPH0290646A - 試験用半導体素子 - Google Patents
試験用半導体素子Info
- Publication number
- JPH0290646A JPH0290646A JP24505288A JP24505288A JPH0290646A JP H0290646 A JPH0290646 A JP H0290646A JP 24505288 A JP24505288 A JP 24505288A JP 24505288 A JP24505288 A JP 24505288A JP H0290646 A JPH0290646 A JP H0290646A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- test
- semiconductor
- layers
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000012360 testing method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 238000009529 body temperature measurement Methods 0.000 abstract 2
- 238000013508 migration Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は試験用半導体素子に関し、特に多層配線構造−
の加速寿命試験に使用する試験用半導体素子に関する。
の加速寿命試験に使用する試験用半導体素子に関する。
従来、５この種の試験用半導体素子（以下ＴＥＧと云う
）は、半導体基板上に耐エレクトロマイグレーション特
性を評価する対象の半導体装置と同一の多層配線構造を
有し、かつ同一の製造方法により形成された多層金属配
線構造及び表面にパッシベーション膜を有している。
）は、半導体基板上に耐エレクトロマイグレーション特
性を評価する対象の半導体装置と同一の多層配線構造を
有し、かつ同一の製造方法により形成された多層金属配
線構造及び表面にパッシベーション膜を有している。
第３図及び第４図は従来の試験用半導体素子の第１及び
第２の例の断面図である。
第２の例の断面図である。
第３図に示すようにＴＥＧは、Ｐ型シリコン基板１の上
に気相成長法で形成された０層３及びＰ＋絶縁拡散層６
と、その表面に設けられたフィールド酸化膜１０の表面
の第１ １１層４と、層間絶縁ｒｉ３４１１の表面の第
２ Ａｆｆ１５と、チップ表面を覆うパッシベーション
層１２とを有している。
に気相成長法で形成された０層３及びＰ＋絶縁拡散層６
と、その表面に設けられたフィールド酸化膜１０の表面
の第１ １１層４と、層間絶縁ｒｉ３４１１の表面の第
２ Ａｆｆ１５と、チップ表面を覆うパッシベーション
層１２とを有している。
第４図に示すようにＴＥＧは、Ｐ型シリコン基板１．の
上のフィールド酸化膜１０の表面に設けられた第１
ＡＩ！層４．と、層間絶縁膜１１の表面の第２Ａ１層５
．と、その表面を覆うパッシベーション層１２を有して
いる。
上のフィールド酸化膜１０の表面に設けられた第１
ＡＩ！層４．と、層間絶縁膜１１の表面の第２Ａ１層５
．と、その表面を覆うパッシベーション層１２を有して
いる。
二こで、ＴＥＧの耐エレクトロマイグレーション特性の
試験は、対象半導体装置の実使用条件に較べて桁違いの
電流密度及び温度条件で寿命加速を加えて実施する。
試験は、対象半導体装置の実使用条件に較べて桁違いの
電流密度及び温度条件で寿命加速を加えて実施する。
一般に、高電流密度による寿命加速が著しい場合には、
試験される金属配線層の抵抗発熱による温度上昇分が無
視できなくなり、本来のＴＥＧによる金属配線層の寿命
の予測に誤差を生じるので、適切な半導体製品の設計基
準を定めるのに支障をきたしていた。
試験される金属配線層の抵抗発熱による温度上昇分が無
視できなくなり、本来のＴＥＧによる金属配線層の寿命
の予測に誤差を生じるので、適切な半導体製品の設計基
準を定めるのに支障をきたしていた。
すなわち、上述した従来の試験用半導体素子の場合は、
電流加速による配線自体の温度上昇分を推定することが
難しいので、ＴＥＧにより得られたデータに基く対象半
導体装置の寿命予測が短い方に誤差を生ずるという欠点
があった。
電流加速による配線自体の温度上昇分を推定することが
難しいので、ＴＥＧにより得られたデータに基く対象半
導体装置の寿命予測が短い方に誤差を生ずるという欠点
があった。
本発明の目的は、ＴＥＧの金属配線層の発熱による温度
上昇分を検出して確度のよい加速寿命試験のできる試験
用半導体素子を提供することにある。
上昇分を検出して確度のよい加速寿命試験のできる試験
用半導体素子を提供することにある。
本発明の試験用半導体素子は、表面が絶縁膜で覆われた
半導体基板の上層に形成される金属配線層と層間絶縁膜
とを有する多層配線構造素子の耐エレクトロマイグレー
ションの加速寿命試験をする試験用半導体素子において
、前記半導体基板あるいは前記金属配線層の近傍の絶縁
層に温度測定用素子を設けて構成されている。
半導体基板の上層に形成される金属配線層と層間絶縁膜
とを有する多層配線構造素子の耐エレクトロマイグレー
ションの加速寿命試験をする試験用半導体素子において
、前記半導体基板あるいは前記金属配線層の近傍の絶縁
層に温度測定用素子を設けて構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
試験用半導体素子は、気相成長層である０層３の上層の
一部に９層２と、フィールド酸化膜１０の二つの開孔部
にダイオード電極層４ｆｌ及び４ｐとコンタクトのｎ１
層８及びｐ＋Ｍ９を設けたことが異る点以外は第３図の
従来の試験°相半導体素子と同様である。
一部に９層２と、フィールド酸化膜１０の二つの開孔部
にダイオード電極層４ｆｌ及び４ｐとコンタクトのｎ１
層８及びｐ＋Ｍ９を設けたことが異る点以外は第３図の
従来の試験°相半導体素子と同様である。
温度測定用素子は、０層３と９層２とよりなるダイオー
ドであり、エレクトロマイグレーションの試験対象の第
１及び第２１’屑４及び５の発熱温度は、ｐｎ接合部１
４の順電圧降下■Ｆの温度係数を利用してモニタするこ
とが出来る。
ドであり、エレクトロマイグレーションの試験対象の第
１及び第２１’屑４及び５の発熱温度は、ｐｎ接合部１
４の順電圧降下■Ｆの温度係数を利用してモニタするこ
とが出来る。
第２図は本発明の第２の実施例の断面図である。
試験用半導体素子は、パッシベーション膜１２の表面に
両端が抵抗電極層１６と接続する薄膜抵抗層１５を設け
たことが異る点以外は第４図の従来の試験用半導体と同
一である。
両端が抵抗電極層１６と接続する薄膜抵抗層１５を設け
たことが異る点以外は第４図の従来の試験用半導体と同
一である。
本実施例は、薄膜抵抗１５を温度測定用素子として利用
したものである。
したものである。
以上説明したように本発明は、エレクトロマイグレーシ
ョン試験用のＴＥＧとして半導体基板あるいは層間絶縁
膜の金属配線層の近傍あるいはパッシベーション膜上に
温度測定素子を設けたので、加速寿命評価時の金属配線
層の温度モニタが従来よりも正確に行うことができるた
め、ＴＥＧにより得られたデータに基く半導体装置の寿
命予測をより精度高〈実施できるという効果がある。
ョン試験用のＴＥＧとして半導体基板あるいは層間絶縁
膜の金属配線層の近傍あるいはパッシベーション膜上に
温度測定素子を設けたので、加速寿命評価時の金属配線
層の温度モニタが従来よりも正確に行うことができるた
め、ＴＥＧにより得られたデータに基く半導体装置の寿
命予測をより精度高〈実施できるという効果がある。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図及び第４図は従来の
試験用半導体素子の第１及び第２の例の断面図である。 １．１．・・・ｐ型シリコン基板、２・・・９層、４゜
４ａ・・・第１ １層層、４．．４ｐ・・・ダイオード
電極層、５，５．−・・第２ ＡＩ！層、８−ｎ＋層、
９・・・ｐ＋層、１１・・・フィールド酸化膜、１２・
・・パッシベーション層、１４・・・ｐｎ接合部、１５
・・・薄膜抵抗層、１６・・・抵抗電極層。 代理人 弁理士 内 原 晋 第３図
明の第２の実施例の断面図、第３図及び第４図は従来の
試験用半導体素子の第１及び第２の例の断面図である。 １．１．・・・ｐ型シリコン基板、２・・・９層、４゜
４ａ・・・第１ １層層、４．．４ｐ・・・ダイオード
電極層、５，５．−・・第２ ＡＩ！層、８−ｎ＋層、
９・・・ｐ＋層、１１・・・フィールド酸化膜、１２・
・・パッシベーション層、１４・・・ｐｎ接合部、１５
・・・薄膜抵抗層、１６・・・抵抗電極層。 代理人 弁理士 内 原 晋 第３図
Claims (1)
- 表面が絶縁膜で覆われた半導体基板の上層に形成される
金属配線層及び層間絶縁膜を有する多層配線構造素子の
エレクトロマイグレーションの加速寿命、試験をする試
験用半導体素子において、前記半導体基板あるいは前記
金属配線層の近傍の絶縁層に温度測定用素子を設けたこ
とを特徴とする試験用半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24505288A JPH0290646A (ja) | 1988-09-28 | 1988-09-28 | 試験用半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24505288A JPH0290646A (ja) | 1988-09-28 | 1988-09-28 | 試験用半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290646A true JPH0290646A (ja) | 1990-03-30 |
Family
ID=17127865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24505288A Pending JPH0290646A (ja) | 1988-09-28 | 1988-09-28 | 試験用半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290646A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321251A (ja) * | 1991-04-22 | 1992-11-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2005223297A (ja) * | 2004-02-09 | 2005-08-18 | Nec Electronics Corp | 集積回路装置及びその製造方法 |
| JP2005286237A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756940A (en) * | 1980-09-19 | 1982-04-05 | Mitsubishi Electric Corp | Evaluation element for semiconductor device |
| JPS6066442A (ja) * | 1983-09-21 | 1985-04-16 | Nec Corp | 半導体接続試験方法 |
| JPS6351654A (ja) * | 1986-07-11 | 1988-03-04 | シラキユ−ス ユニバ−シテイ | 薄膜導体をテストする方法および装置 |
-
1988
- 1988-09-28 JP JP24505288A patent/JPH0290646A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756940A (en) * | 1980-09-19 | 1982-04-05 | Mitsubishi Electric Corp | Evaluation element for semiconductor device |
| JPS6066442A (ja) * | 1983-09-21 | 1985-04-16 | Nec Corp | 半導体接続試験方法 |
| JPS6351654A (ja) * | 1986-07-11 | 1988-03-04 | シラキユ−ス ユニバ−シテイ | 薄膜導体をテストする方法および装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321251A (ja) * | 1991-04-22 | 1992-11-11 | Sharp Corp | 半導体装置の製造方法 |
| JP2005223297A (ja) * | 2004-02-09 | 2005-08-18 | Nec Electronics Corp | 集積回路装置及びその製造方法 |
| US7777288B2 (en) | 2004-02-09 | 2010-08-17 | Nec Electronics Corporation | Integrated circuit device and fabrication method therefor |
| JP4541717B2 (ja) * | 2004-02-09 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置及びその製造方法 |
| JP2005286237A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 集積回路装置 |
| JP4541742B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320201B1 (en) | Semiconductor reliability test chip | |
| US7227370B2 (en) | Semiconductor inspection apparatus and manufacturing method of semiconductor device | |
| JP3592318B2 (ja) | 半導体装置の検査方法及び半導体装置の検査システム | |
| US5414351A (en) | Method and apparatus for testing the reliability of semiconductor terminals | |
| Sattari et al. | Design and fabrication of a multi-functional programmable thermal test chip | |
| JPH0290646A (ja) | 試験用半導体素子 | |
| JP4749794B2 (ja) | 温度測定方法及びその装置 | |
| Stepniak | Failure criteria of flip chip joints during accelerated testing | |
| CN112345111B (zh) | 一种大功率热源芯片及其制备方法 | |
| JP3284731B2 (ja) | 配線評価装置およびその使用方法 | |
| JPH11118616A (ja) | 温度センサ、測温機能付き半導体ウエハ、および熱電対センサを形成する方法 | |
| US8294247B2 (en) | High-power device having thermocouple embedded therein and method for manufacturing the same | |
| AboRas et al. | Development and fabrication of a thin film thermo test chip and its integration into a test system for thermal interface characterization | |
| US20110140104A1 (en) | Embedded structure for passivation integrity testing | |
| JP3801309B2 (ja) | Ｃｂトンネル効果に基づく温度計 | |
| Thollin et al. | Development and electrical characterization of a vertical electrical and thermal test chip (VTTC) | |
| NL2029560B1 (en) | Thermal test chip | |
| JP3712496B2 (ja) | 半導体装置の接続孔の抵抗値モニタパターン | |
| KR100331843B1 (ko) | 반도체 소자의 금속 배선 테스트 패턴 | |
| Andrei et al. | Reliability study of AlTi/TiW, polysilicon and ohmic contacts for piezoresistive pressure sensors applications | |
| JP3824075B2 (ja) | 放射線検出装置 | |
| CN116147793A (zh) | 一种测温芯片、芯片结构及制造方法 | |
| JPH0262947B2 (ja) | ||
| KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP2004228510A (ja) | 半導体装置および半導体製造工程管理方法 |