JP2005286237A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2005286237A
JP2005286237A JP2004101092A JP2004101092A JP2005286237A JP 2005286237 A JP2005286237 A JP 2005286237A JP 2004101092 A JP2004101092 A JP 2004101092A JP 2004101092 A JP2004101092 A JP 2004101092A JP 2005286237 A JP2005286237 A JP 2005286237A
Authority
JP
Japan
Prior art keywords
temperature
integrated circuit
circuit device
temperature monitoring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004101092A
Other languages
English (en)
Other versions
JP4541742B2 (ja
Inventor
Hiroaki Okubo
宏明 大窪
Yasutaka Nakashiba
康隆 中柴
Hisayoshi Kawahara
尚由 川原
Hiroshi Murase
寛 村瀬
Naoki Oda
直樹 小田
Narihito Sasaki
得人 佐々木
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004101092A priority Critical patent/JP4541742B2/ja
Priority to US11/087,587 priority patent/US7741692B2/en
Priority to CNB2005100627396A priority patent/CN100394588C/zh
Publication of JP2005286237A publication Critical patent/JP2005286237A/ja
Application granted granted Critical
Publication of JP4541742B2 publication Critical patent/JP4541742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 測定精度が高い温度センサを備え、その内部及びその製造装置を汚染することなく製造することができる集積回路装置を提供する。
【解決手段】 半導体集積回路装置1において、P型シリコン基板PSubの表面及び多層配線層M1に論理回路部2を設ける。また、温度センサ部3を設け、多層配線層M1よりも上層に、酸化バナジウムからなる温度モニタ部材8を設ける。また、多層配線層M1の最下層にTiからなる温度モニタ部材9を設ける。そして、接地電位配線GNDと電源電位配線Vccとの間に、温度モニタ部材8及び9を直列に接続し、両者の接続点に出力端子Vout1を接続する。温度モニタ部材8の電気抵抗率の温度係数は負の値であり、温度モニタ部材9のそれは正の値である。
【選択図】 図1

Description

本発明は、モノリシック型の温度センサを内蔵した集積回路装置に関する。
近時、集積回路装置において、熱による素子の破壊を防止すること、及びその特性が温度依存性を持つ素子の動作を安定化することを目的として、集積回路装置の動作温度をモニタする必要性が高まってきている。
このため、例えば、半導体集積回路装置内において、LSI(Large Scale Integrated circuit:大規模集積回路)と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してLSIを遮断状態とすることにより、LSIを温度上昇による熱破壊から保護する技術が開示されている(例えば、特許文献1参照。)。また、このような温度センサとして、寄生pn接合ダイオードを使用する技術が提案されている(例えば、特許文献2参照。)。
しかしながら、温度センサとして寄生pnダイオードを使用する技術においては、寄生pn接合ダイオードの温度係数が0.2(%/K)程度と低く、十分なSNR(Signal-to-Noise Ratio:信号対雑音比)を得ることができないという問題点がある。
そこで、特許文献3には、正の温度係数を持つ抵抗と負の温度係数を持つ抵抗とを直列に接続した分圧回路を2組設けることにより温度を測定する技術が開示されている。特許文献3においては、電気抵抗率が正の温度係数を持つ抵抗としてP型拡散層の拡散抵抗、負の温度係数を持つ抵抗としてポリシリコン層を使用している。
しかしながら、特許文献3において使用している拡散抵抗及びポリシリコンは、電気抵抗率の温度係数が極めて小さく、これらを直列に接続しても十分に精度よく温度を測定することができない。
一方、本発明者等は、電気抵抗率の温度係数の絶対値が大きい抵抗体として、酸化バナジウム膜を形成する技術を開発し、これを開示した(例えば、特許文献4参照)。
特開平1−302849号公報 特開平9−229778号公報 特開2003−344181号公報 特開平11−330051号公報
しかしながら、上述の従来の技術には以下に示す問題点がある。半導体集積回路装置内に、酸化バナジウムのような通常の半導体プロセスでは使用されない特殊な材料を使用して温度センサを形成しようとすると、この特殊な材料が半導体集積回路装置内を汚染してしまい、半導体集積回路装置における温度センサ以外の部分の動作に悪影響を及ぼす可能性がある。また、この特殊な材料が半導体集積回路装置の製造装置をも汚染してしまい、この製造装置において製造される他の半導体集積回路装置も汚染してしまう可能性がある。
本発明はかかる問題点に鑑みてなされたものであって、測定精度が高い温度センサを備え、その内部及びその製造装置を汚染することなく製造することができる集積回路装置を提供することを目的とする。
本発明に係る集積回路装置は、基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層よりも上層に設けられその電気抵抗率の温度係数が負でありその一端部に第1の基準電位が印加される第1の温度モニタ部材と、その一端部が前記第1の温度モニタ部材の他端部に接続されその電気抵抗率の温度係数が正でありその他端部に前記第1の基準電位とは異なる第2の基準電位が印加される第2の温度モニタ部材と、を有することを特徴とする。
本発明においては、第1の温度モニタ部材の電気抵抗率の温度係数が負であり、第2の温度モニタ部材のそれが正であるため、第1の温度モニタ部材と第2の温度モニタ部材との接続点の電位が大きな温度依存性を持つ。このため、この接続点の電位を測定することにより、精度よく温度を測定することができる。また、第1の温度モニタ部材に抵抗率の温度係数が大きい特殊な材料を使用する場合においても、この第1の温度モニタ部材を多層配線層よりも上層に形成しているため、基板及び多層配線層を汚染することがなく、基板及び多層配線層を製造する製造装置を汚染することもない。
また、前記第1の温度モニタ部材の電気抵抗率の温度依存性が非線形であり、前記第2の温度モニタ部材の電気抵抗率の温度依存性が線形であってもよい。これにより、第1の温度モニタ部材の温度係数が温度によって変化するため、接続点の電位の温度依存性が測定温度範囲において大きくなるように設定することができる。
更に、前記第1の温度モニタ部材が酸化バナジウムにより形成されていることが好ましい。これにより、第1の温度モニタ部材の材料として、電気抵抗率の温度係数が負であり、且つその絶対値が大きい材料を使用することができる。
更にまた、前記第2の温度モニタ部材が金属又は合金により形成されていることが好ましい。これにより、第2の温度モニタ部材を容易に形成することができる。このとき、前記第2の温度モニタ部材が、Al、Ti、Ni、W、Ta及びBeからなる群から選択された1種の金属若しくはその合金又は2種以上の金属を含む合金により形成されていてもよい。又は、TiNのような金属窒化物により形成されていてもよい。
又は、前記第2の温度モニタ部材がチタン酸バリウムストロンチウム又はチタン酸バリウムにより形成されていることが好ましい。これにより、第2の温度モニタ部材の材料として、電気抵抗率の温度係数が正であり、且つその絶対値が大きい材料を使用することができる。このとき、前記第2の温度モニタ部材が前記多層配線層の最下層の配線層よりも下方に配置されていることが好ましい。これにより、多層配線層を形成する際に、第2の温度モニタ部材を配線層よりも先に形成することができ、配線層の配線が第2の温度モニタ部材を形成する際に印加される熱の影響を受けることを防止できる。
本発明によれば、第1の温度モニタ部材と第2の温度モニタ部材との接続点の電位が大きな温度依存性を持つため、精度よく温度を測定することができ、また、第1の温度モニタ部材を多層配線層よりも上層に形成することにより、この第1の温度モニタ部材を形成する材料により、集積回路装置の内部及びその製造装置を汚染することを防止できる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。図1は、本実施形態に係る集積回路装置を示す断面図であり、図2は、図1に示す集積回路装置の温度センサ部を示す等価回路図であり、図3は、横軸に温度をとり、縦軸に酸化バナジウムの電気抵抗率をとって、酸化バナジウムの電気抵抗率の温度依存性を示すグラフ図である。本実施形態に係る半導体集積回路装置は1個のシリコンチップ上に形成されたものである。
図1に示すように、本実施形態に係る半導体集積回路装置1は、P型シリコン基板PSubと、このP型シリコン基板PSub上に形成された多層配線層M1と、この多層配線層M1上に形成された絶縁層15と、この絶縁層15上に形成されたシート層16とから構成されている。多層配線層M1は、夫々複数の配線層及び絶縁層が交互に積層されたものである。また、シート層16は多層配線層M1内の配線層とは異なり、通常の配線は形成されないものである。そして、この半導体集積回路装置1には、P型シリコン基板PSubの表面及び多層配線層M1の所定の領域に形成された論理回路部2が設けられている。また、半導体集積回路装置1には、P型シリコン基板PSubの表面、多層配線層M1における論理回路部2が形成されていない領域、絶縁層15及びシート層16に形成された温度センサ部3が設けられている。
論理回路部2においては、例えばCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)回路4が設けられている。CMOS回路4においては、P型シリコン基板PSubの表面にNウエルNW1及びPウエルPW1が相互に隣接するように形成されている。NウエルNW1の表面には、ソース・ドレイン領域となる2ヶ所のp拡散領域P1及びP2が相互に離隔して形成されており、PウエルPW1の表面には、ソース・ドレイン領域となる2ヶ所のn拡散領域N1及びN2が相互に離隔して形成されている。NウエルNW1におけるp拡散領域P1とP2との間はチャネル領域5となっている。また、PウエルPW1におけるn拡散領域N1とN2との間はチャネル領域6となっている。
多層配線層M1におけるチャネル領域5及び6の直上域を含む領域にはゲート絶縁膜(図示せず)が設けられており、ゲート絶縁膜上におけるチャネル領域5及び6の直上域には夫々、例えばポリシリコンからなるゲート電極G1及びG2が設けられている。ゲート電極G1及びG2はゲート端子Vgに共通接続されている。そして、チャネル領域5、ソース・ドレイン領域としてのp拡散領域P1及びP2、ゲート絶縁膜並びにゲート電極G1により、P型MOSトランジスタが形成されている。また、チャネル領域6、ソース・ドレイン領域としてのn拡散領域N1及びN2、ゲート絶縁膜並びにゲート電極G2により、N型MOSトランジスタが形成されている。
多層配線層M1におけるp拡散領域P1上には、このp拡散領域P1に接続するようにビアV1が設けられており、このビアV1上には、ビアV1に接続するように配線W1が設けられている。配線W1上には、この配線W1に接続するようにビアV2が設けられており、ビアV2上には、このビアV2に接続するように、電源電位配線Vccが設けられている。これにより、p拡散領域P1は、ビアV1、配線W1及びビアV2を介して電源電位配線Vccに接続されている。
また、多層配線層M1におけるp拡散領域P2上には、このp拡散領域P2に接続するようにビアV3が設けられており、n拡散領域N1上には、このn拡散領域N1に接続するようにビアV4が設けられている。そして、ビアV3及びV4上には、ビアV3及びV4の双方に接続するように配線W2が設けられており、配線W2上には、この配線W2に接続するようにビアV5が設けられており、ビアV5上にはこのビアV5に接続するように配線W3が設けられている。これにより、p拡散領域P2及びn拡散領域N1は、ビアV3及びV4、配線W2並びにビアV5を介して配線W3に接続されている。
更に、多層配線層M1におけるn拡散領域N2上には、このn拡散領域N2に接続するようにビアV6が設けられており、ビアV6上には、このビアV6に接続するように配線W4が設けられている。配線W4上には、この配線W4に接続するようにビアV7が設けられており、ビアV7上には、このビアV7に接続するように、接地電位配線GNDが設けられている。これにより、n拡散領域N2は、ビアV6、配線W4及びビアV7を介して接地電位配線GNDに接続されている。
一方、P型シリコン基板PSubの表面におけるNウエルNW1及びPウエルPW1が形成されている領域以外の領域に、p拡散領域P3が形成されている。多層配線層M1におけるp拡散領域P3上には、下から順にビアV8、配線W5、ビアV9及び接地電位配線GNDがこの順に設けられており、p拡散領域P3は、ビアV8、配線W5及びビアV9を介して接地電位配線GNDに接続されている。
論理回路部2は、演算及び記憶等の処理を行うものである。また、論理回路部2には、温度センサ部3の測定結果をデータ処理する回路が含まれていてもよい。なお、論理回路部2にはCMOS回路4以外の素子も設けられているが、図1においては図示を省略されている。
温度センサ部3においては、P型シリコン基板PSubの表面の一部にp拡散領域P4が形成されている。そして、多層配線層M1におけるp拡散領域P4上の部分には、このp拡散領域P4に接続するようにビアV11が設けられており、このビアV11上には、ビアV11に接続するように配線W11が設けられている。また、配線W11上には、配線W11に接続するようにビアV12が設けられており、ビアV12上には、このビアV12に接続するように配線W12が設けられている。そして、絶縁層15における配線W12上の部分には、配線W12に接続するようにビアV13が設けられている。
更に、シート層16におけるビアV13上の部分には、温度モニタ部材8が設けられている。即ち、温度モニタ部材8は、多層配線層M1の上層に設けられている。温度モニタ部材8の形状は、P型シリコン基板PSubの表面に垂直な方向から見て四角形をなすシート形状であり、その1辺の長さが例えば10乃至100μmであり、膜厚は例えば0.1乃至0.2μmである。温度モニタ部材8の相互に対向する2辺には夫々電極(図示せず)が設けられており、一方の電極はビアV13に接続されている。
温度モニタ部材8は、電気抵抗率の温度係数が負である材料により形成されており、例えば酸化バナジウムにより形成されている。酸化バナジウムの安定な化合物は、例えばVO及びV等であり、酸化バナジウムを化学式VOで表すと、xは2前後である。なお、温度が25℃であるときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば0.01乃至10(Ω・cm)程度であり、その温度係数は、製造方法によっても異なるが、例えば−2.0(%/K)程度である。また、図3(a)に示すように、酸化バナジウムの電気抵抗率の温度依存性は非線形であり、温度が高いほど、電気抵抗率が低くなると共に、電気抵抗率の温度係数の絶対値、即ち、図3(a)のグラフの傾きの絶対値は、小さくなっている。温度モニタ部材8の抵抗値は例えば数千乃至数万Ω、例えば25kΩである。
絶縁層15における温度モニタ部材8の下方に相当する部分には、温度モニタ部材8の他方の電極(図示せず)に接続するようにビアV14が設けられている。また、多層配線層M1におけるビアV14の下方には、このビアV14に接続するように配線W13が設けられている。配線W13には、出力端子Vout1が接続されている。更に、配線W13の下方には配線W13に接続するようにビアV15が設けられており、ビアV15の下方には、温度モニタ部材9が設けられている。
温度モニタ部材9は、電気抵抗率の温度係数が正である材料により形成されており、例えばチタン(Ti)により形成されている。温度モニタ部材9の電気抵抗率の温度依存性は略線形であり、電気抵抗率の温度係数は例えば+0.3(%/K)である。また、温度モニタ部材9の抵抗値は、例えば、温度モニタ部材8の抵抗値と略等しく設定されており、例えば数千乃至数万Ω、例えば25kΩである。温度モニタ部材9の形状は、P型シリコン基板PSubの表面に垂直な方向から見て四角形をなすシート形状であり、その1辺の長さが例えば1乃至100μmであり、膜厚は例えば0.1乃至0.3μmである。温度モニタ部材9の相互に対向する2辺には夫々電極(図示せず)が設けられており、一方の電極はビアV15に接続されている。温度モニタ部材9は配線W1、W2、W4、W5及びW11と同層に設けられている。
更にまた、温度モニタ部材9上には温度モニタ部材9の他方の電極(図示せず)に接続するようにビアV18が設けられており、ビアV18上には、ビアV18に接続するように電源電位配線Vccが設けられている。
即ち、p拡散領域P4から電源電位配線Vccに向かって、ビアV11、配線W11、ビアV12、配線W12、ビアV13、温度モニタ部材8、ビアV14、配線W13、ビアV15、温度モニタ部材9、ビアV18がこの順に直列に接続されている。また、p拡散領域P4は、P型シリコン基板PSub、p拡散領域P3、ビアV8、配線W5、ビアV9を介して、論理回路部2の接地電位配線GNDに接続されている。
本実施形態に係る半導体集積回路装置1を上述の如く構成した結果、図2に示すように、温度センサ部3においては、電源電位配線Vccから接地電位配線GNDに向かって、温度モニタ部材9及び温度モニタ部材8がこの順に直列に接続された回路が形成される。これにより、温度モニタ部材8の一端部には接地電位が印加され、他端部は配線W13を介して温度モニタ部材9の一端部に接続されている。また、温度モニタ部材9の他端部には電源電位が印加される。そして、温度モニタ部材9と温度モニタ部材8との接続点に、出力端子Vout1が接続されている。
なお、多層配線層M1において、ビアV1、V3、V4、V6、V8及びV11は第1の絶縁層内に設けられており、この第1の絶縁層内に、ゲート電極G1及びG2が同層に設けられている。また、配線W1、W2、W4、W5及びW11並びに温度モニタ部材9は、前記第1の絶縁層上に設けられた第1の配線層内に相互に同層に設けられており、ビアV2、V5、V7、V9、V12、V15及びV18は、この第1の配線層上に設けられた第2の絶縁層内に設けられている。更に、各接地電位配線GND、各電源電位配線Vcc、配線W3、W12及びW13は、第2の絶縁層上に設けられた第2の配線層内に相互に同層に設けられている。更にまた、ビアV13及びV14は、多層配線層M1上に設けられた絶縁層15内に設けられている。更にまた、温度モニタ部材8は、この絶縁層15上に設けられたシート層16に設けられている。多層配線層M1、絶縁層15及びシート層16における前記各ビア、各配線、温度モニタ部材8及び9以外の部分、並びに温度モニタ部材8の上層は、絶縁材料7により埋め込まれている。前記各ビアは、例えばタングステン(W)により形成されており、前記各配線は、例えばアルミニウム(Al)により形成されている。
上述の如く、半導体集積回路装置1においては、論理回路部2はP型シリコン基板PSub及び多層配線層M1に設けられており、多層配線層M1の上層にある絶縁層15及びシート層16には設けられていない。一方、温度センサ部3の温度モニタ部材8はシート層16に設けられている。
次に、図1を参照して半導体集積回路装置1の製造方法について説明する。本実施形態においては、通常の方法により、P型シリコン基板PSubの表面にNウエルNW1及びPウエルPW1並びにn拡散領域N1、N2及びp拡散領域P1乃至P4を形成した後、多層配線層M1を下層から上層に向かって形成する。このとき、温度モニタ部材9は、配線W1、W2、W4、W5及びW11と同層で形成する。その後、多層配線層M1上に絶縁層15を形成し、絶縁層15内にビアV13及びV14を形成する。その後、絶縁層15上にスパッタリング法により酸化バナジウム層を形成し、これをパターニングして温度モニタ部材8を形成する。次に、絶縁材料7により温度モニタ部材8を埋め込み、シート層16を形成する。これにより、本実施形態に係る半導体集積回路装置1が製造される。
次に、上述の如く構成された本実施形態に係る半導体集積回路装置1の動作について説明する。接地電位配線GNDに接地電位を印加し、電源電位配線Vccに電源電位を印加すると、出力端子Vout1の電位は、温度モニタ部材8の抵抗値及び温度モニタ部材9の抵抗値によって決定される接地電位と電源電位との中間の値、即ち、分圧電位となる。そして、外部の温度が上昇するか、又は論理回路部2が駆動して発熱することにより半導体集積回路装置1の温度が上昇すると、温度モニタ部材8及び9の温度も上昇し、温度モニタ部材8の抵抗値が低下すると共に、温度モニタ部材9の抵抗値が増加する。このとき、温度モニタ部材8を形成する酸化バナジウムの抵抗率の温度係数は例えば−2.0(%/K)であり、温度モニタ部材9を形成するTiの温度係数は例えば+0.3(%/K)であるため、温度が1℃上昇すると出力端子Vout1の電位は、−2.3(%/K)の変化率で変化する。そして、この出力端子Vout1の電位を検出することにより、半導体集積回路装置1の温度を測定する。
そして、この温度の測定結果に基づいて、論理回路部2を制御する。例えば、温度の測定値が所定の値を超えた場合は、論理回路部2が過熱状態にあると判断し、論理回路部2の駆動を停止する。このように、本実施形態においては、温度モニタ部材8及び9を分割抵抗として使用する。
本実施形態においては、温度モニタ部材8が多層配線層M1の上層のシート層16に設けられており、論理回路部2がこのシート層16には設けられておらず、それよりも下層の配線層に設けられているため、酸化バナジウムにより、論理回路部2を汚染することがなく、P型シリコン基板PSub及び多層配線層M1を製造するための半導体製造装置を汚染することがない。また、論理回路部2には既存のマクロを使用することができる。そして、論理回路部2を形成した後に、温度モニタ部材8を形成することができるため、論理回路部2を従来の製造プロセスにより形成することができる。このため、論理回路部2については、既存のプラットフォームを変更する必要がない。この結果、温度モニタ部材8を設けることによる製造コストの上昇を抑制できる。
また、酸化バナジウムは、抵抗率の温度係数が約−2.0(%/K)であり、チタンは、抵抗率の温度係数が約+0.3(%/K)であるため、温度モニタ部材8及び9の抵抗値を相互に略等しく設定すれば、出力端子Vout1の電位の変化率の絶対値は約−2.3(%/K)となる。この値は、寄生pn接合ダイオードの抵抗率の温度係数である0.2(%/K)よりもかなり大きいため、温度測定に際して高いSNRを得ることができる。更に、酸化バナジウムは化学的に安定であるため、温度センサ部3の信頼性を向上させることができ、この結果、半導体集積回路装置1の信頼性を向上させることができる。
更に、温度センサ部3における温度の測定結果に基づいて論理回路部2を制御することにより、論理回路部2を適正に制御することができる。例えば、論理回路部2が過熱により破壊されることを防止することができる。
なお、本実施形態においては、温度モニタ部材9をTiにより形成する例を示したが、本発明はこれに限定されない。一般に、金属又は合金であれば、抵抗率の温度係数は正の値となるため、温度モニタ部材9の材料として使用することができる。例えば、Tiの他に、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、タンタル(Ta)及びベリリウム(Be)からなる群から選択された1種の金属若しくはその合金、又は2種以上の金属を含む合金が好適である。例えば、配線W1、W2、W4、W5及びW11をAlにより形成する場合、温度モニタ部材9もAlにより形成すれば、配線W1、W2、W4、W5及びW11と同時に形成することができる。又は、前述の如く、TiNにより形成してもよい。
また、本実施形態においては、温度モニタ部材9を多層配線層M1の最下層の配線層に設ける例を示したが、本発明はこれに限定されず、多層配線層M1の内部であれば、どの配線層に形成してもよい。
更に、温度モニタ部材8を形成する酸化バナジウムは、その電気抵抗率の温度依存性が非線形であるため、出力端子Voutの電位の温度依存性を、温度依存性が測定温度範囲において大きくなるように設定することができる。
更にまた、本実施形態においては、論理回路部2が形成されている領域と異なる領域に温度センサ部3が形成されている例を示したが、本発明においては、論理回路部2の直上域の少なくとも一部に温度モニタ部材8が形成されていてもよい。即ち、温度モニタ部材8の直下域に、論理回路部2の少なくとも一部が配置されていてもよい。これにより、温度モニタ部材8の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置1のレイアウト面積を低減して小型化を図ることができる。
更にまた、温度センサ部3は、半導体集積回路装置1が形成されているチップの1ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計5ヶ所に形成されていてもよい。温度センサ部3を複数ヶ所に夫々設け、各温度センサ部3の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。
更にまた、本実施形態においては、各1枚の温度モニタ部材8及び9を設けたが、本発明はこれに限定されず、複数枚の温度モニタ部材8及び9を設けてもよい。この場合、半導体集積回路装置1の最上層に複数枚の温度モニタ部材8を設けることが好ましいが、レイアウト面積を縮小するために、半導体集積回路装置1の最上層及びそれより下層の層に夫々温度モニタ部材8を設けてもよい。但し、この場合においても、温度モニタ部材8は、論理回路部2が設けられた多層配線層M1よりも上層に設ける必要がある。更にまた、多層配線層M1における配線層及び絶縁層の数は、特に限定されない。
次に、本第1の実施形態の変形例について説明する。図4は、横軸に温度をとり、縦軸に窒化チタン(TiN)の電気抵抗率をとって、窒化チタンの電気抵抗率の温度依存性を示すグラフ図である。本変形例においては、温度モニタ部材9がTiNにより形成されており、図4に示すように、TiNの電気抵抗率の温度依存性は線形である。即ち、温度が高いほど、TiNの電気抵抗率は増加するが、その傾き、即ち電気抵抗率の温度係数は温度によらずほぼ一定の正の値をとっている。本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
次に、本発明の第2の実施形態について説明する。図5は、本実施形態に係る集積回路装置を示す断面図である。図5に示すように、本実施形態に係る半導体集積回路装置11においては、前述の第1の実施形態におけるTiからなる温度モニタ部材9(図1参照)の替わりに、チタン酸バリウムストロンチウム(BST:Barium Strontium Titanate)又はチタン酸バリウムからなる温度モニタ部材10が設けられている。そして、温度モニタ部材10は、配線W1、W2、W4、W5及びW11よりも下層に設けられている。
即ち、ビアV15の下方に、ビアV15に接続するように配線W14が設けられており、配線W14の下方にはこの配線W14に接続するようにビアV16が設けられている。そして、ビアV16の下方には、温度モニタ部材10が設けられており、温度モニタ部材10の一端部がビア16に接続されている。また、温度モニタ部材10の上方には、ビアV17が設けられており、温度モニタ部材10の他端部がビアV17に接続されている。そして、ビアV17上には、ビアV17に接続するように配線W15が設けられており、配線W15上はビアV18に接続されている。本実施形態における上記以外の構成及び動作は、前述の第1の実施形態と同様である。
チタン酸バリウムストロンチウム及びチタン酸バリウムは、化学式Ba1−xSrTiOにより表すことができる。なお、xは0以上1未満の数であり、x=0の場合がチタン酸バリウムである。以下、便宜上、チタン酸バリウムストロンチウム及びチタン酸バリウムを総称してBSTという。BSTからなる薄膜の電気抵抗値の温度係数は、この薄膜の組成即ち前記xの値、及び成膜方法によって異なるが、例えば+2.0(%/K)である。
本実施形態に係る半導体集積回路装置11を製造する際には、Alからなる配線W1、W2、W4、W5及びW11を形成する前に、BSTからなる温度モニタ部材10を形成する。そして、温度モニタ部材10を形成した後に、この温度モニタ部材10の両端部に接続されるように、ビアV16及びV17を形成する。その後、配線W1、W2、W4、W5及びW11を形成するが、この際に、配線W14及びW15も形成する。本実施形態における上記以外の製造方法は、前述の第1の実施形態と同様である。
本実施形態においては、温度モニタ部材10をTiよりも電気抵抗率の温度係数が大きいBSTによって形成することにより、前述の第1の実施形態と比較して、温度測定精度をより一層向上させることができる。また、BST膜の成膜温度は例えば550℃と高温であるため、Alからなる配線を形成した後に温度モニタ部材10を形成すると、配線に対して悪影響を及ぼすことがある。しかしながら、本実施形態においては、温度モニタ部材10を各配線よりも先に形成しているため、配線に悪影響を及ぼすことがない。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
本発明は、モノリシック型の温度センサを内蔵した集積回路装置に好適に利用することができる。
本発明の第1の実施形態に係る半導体集積回路装置を示す断面図である。 図1に示す半導体集積回路装置の温度センサ部を示す等価回路図である。 横軸に温度をとり、縦軸に酸化バナジウムの電気抵抗率をとって、酸化バナジウムの電気抵抗率の温度依存性を示すグラフ図である。 横軸に温度をとり、縦軸に窒化チタンの電気抵抗率をとって、窒化チタンの電気抵抗率の温度依存性を示すグラフ図である。 本発明の第2の実施形態に係る半導体集積回路装置を示す断面図である。
符号の説明
1、11;半導体集積回路装置
2;論理回路部
3;温度センサ部
4;CMOS回路
5、6;チャネル領域
7;絶縁材料
8、9、10;温度モニタ部材
G1、G2;ゲート電極
M1;多層配線層
PSub;P型シリコン基板
Vg;ゲート端子
Vout1;出力端子
PW1;Pウエル
NW1;Nウエル
P1、P2、P3、P4;p拡散領域
N1、N2;n拡散領域
V1〜V9、V11〜V18;ビア
W1〜W5、W11〜W15;配線
Vcc;電源電位配線
GND;接地電位配線

Claims (9)

  1. 基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層よりも上層に設けられその電気抵抗率の温度係数が負でありその一端部に第1の基準電位が印加される第1の温度モニタ部材と、その一端部が前記第1の温度モニタ部材の他端部に接続されその電気抵抗率の温度係数が正でありその他端部に前記第1の基準電位とは異なる第2の基準電位が印加される第2の温度モニタ部材と、を有することを特徴とする集積回路装置。
  2. 前記第1の温度モニタ部材の電気抵抗率の温度依存性が非線形であり、前記第2の温度モニタ部材の電気抵抗率の温度依存性が線形であることを特徴とする請求項1に記載の集積回路装置。
  3. 前記第1の温度モニタ部材が酸化バナジウムにより形成されていることを特徴とする請求項1又は2に記載の集積回路装置。
  4. 前記第2の温度モニタ部材が金属又は合金により形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の集積回路装置。
  5. 前記第2の温度モニタ部材が、Al、Ti、Ni、W、Ta及びBeからなる群から選択された1種の金属若しくはその合金又は2種以上の金属を含む合金により形成されていることを特徴とする請求項4に記載の集積回路装置。
  6. 前記第2の温度モニタ部材が、TiNにより形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の集積回路装置。
  7. 前記第2の温度モニタ部材がチタン酸バリウムストロンチウム又はチタン酸バリウムにより形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の集積回路装置。
  8. 前記第2の温度モニタ部材が前記多層配線層の最下層の配線層よりも下方に配置されていることを特徴とする請求項7に記載の集積回路装置。
  9. 前記基板及び前記多層配線層に形成された論理回路部を有することを特徴とする請求項1乃至8のいずれか1項に記載の集積回路装置。
JP2004101092A 2004-03-30 2004-03-30 集積回路装置 Expired - Fee Related JP4541742B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004101092A JP4541742B2 (ja) 2004-03-30 2004-03-30 集積回路装置
US11/087,587 US7741692B2 (en) 2004-03-30 2005-03-24 Integrated circuit device with temperature monitor members
CNB2005100627396A CN100394588C (zh) 2004-03-30 2005-03-29 带有内置单片温度传感器的集成电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004101092A JP4541742B2 (ja) 2004-03-30 2004-03-30 集積回路装置

Publications (2)

Publication Number Publication Date
JP2005286237A true JP2005286237A (ja) 2005-10-13
JP4541742B2 JP4541742B2 (ja) 2010-09-08

Family

ID=35050075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004101092A Expired - Fee Related JP4541742B2 (ja) 2004-03-30 2004-03-30 集積回路装置

Country Status (3)

Country Link
US (1) US7741692B2 (ja)
JP (1) JP4541742B2 (ja)
CN (1) CN100394588C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820675B1 (ko) 2017-04-06 2018-01-24 한국표준과학연구원 다층 저항식 다점 온도측정 웨이퍼 센서 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
KR100697278B1 (ko) * 2005-01-27 2007-03-20 삼성전자주식회사 저항소자를 가지는 반도체 집적회로
US7919832B2 (en) 2007-01-11 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Stack resistor structure for integrated circuits
US7851237B2 (en) * 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
CN104846445B (zh) * 2015-05-15 2017-05-24 深圳大学 一种二氧化钒薄膜及其制备方法
TWI742613B (zh) * 2020-04-14 2021-10-11 聯陽半導體股份有限公司 積體電路的溫度感測裝置
US20230160754A1 (en) * 2021-11-19 2023-05-25 Renesas Electronics Corporation Semiconductor device and trimming method of the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273347A (ja) * 1987-05-01 1988-11-10 Oki Electric Ind Co Ltd 抵抗器
JPH0290646A (ja) * 1988-09-28 1990-03-30 Nec Corp 試験用半導体素子
JPH03274707A (ja) * 1990-03-24 1991-12-05 Anritsu Corp 温度センサ
JPH0422164A (ja) * 1990-05-17 1992-01-27 Toyota Autom Loom Works Ltd 温度検出機能付半導体装置
JPH08306508A (ja) * 1995-05-08 1996-11-22 Nippondenso Co Ltd 薄膜型サーミスタ素子およびその製造方法
JPH11354303A (ja) * 1998-06-12 1999-12-24 Nec Corp 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JP2000292257A (ja) * 1999-02-04 2000-10-20 Nec Corp 熱型赤外線センサ
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302849A (ja) 1988-05-31 1989-12-06 Fujitsu Ltd 半導体集積回路装置
US5281845A (en) * 1991-04-30 1994-01-25 Gte Control Devices Incorporated PTCR device
JPH0653417A (ja) * 1992-05-19 1994-02-25 Texas Instr Inc <Ti> 抵抗器回路およびそれを形成する方法
US5602043A (en) * 1995-01-03 1997-02-11 Texas Instruments Incorporated Monolithic thermal detector with pyroelectric film and method
JP2772270B2 (ja) 1995-11-22 1998-07-02 防衛庁技術研究本部長 酸化バナジウム膜の電気特性制御方法
JPH09229778A (ja) 1996-02-26 1997-09-05 Hitachi Ltd Ic化温度センサ
JPH10135005A (ja) 1996-10-30 1998-05-22 Fuji Electric Co Ltd 限流素子の製造方法
US5844208A (en) * 1997-04-04 1998-12-01 Unisys Corporation Temperature control system for an electronic device in which device temperature is estimated from heater temperature and heat sink temperature
JP3067737B2 (ja) 1998-05-18 2000-07-24 日本電気株式会社 酸化バナジウム膜のプラズマエッチング方法
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2003344181A (ja) 2002-05-22 2003-12-03 Mitsumi Electric Co Ltd 温度センサ回路
JP3869815B2 (ja) * 2003-03-31 2007-01-17 Necエレクトロニクス株式会社 半導体集積回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273347A (ja) * 1987-05-01 1988-11-10 Oki Electric Ind Co Ltd 抵抗器
JPH0290646A (ja) * 1988-09-28 1990-03-30 Nec Corp 試験用半導体素子
JPH03274707A (ja) * 1990-03-24 1991-12-05 Anritsu Corp 温度センサ
JPH0422164A (ja) * 1990-05-17 1992-01-27 Toyota Autom Loom Works Ltd 温度検出機能付半導体装置
JPH08306508A (ja) * 1995-05-08 1996-11-22 Nippondenso Co Ltd 薄膜型サーミスタ素子およびその製造方法
JPH11354303A (ja) * 1998-06-12 1999-12-24 Nec Corp 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JP2000292257A (ja) * 1999-02-04 2000-10-20 Nec Corp 熱型赤外線センサ
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820675B1 (ko) 2017-04-06 2018-01-24 한국표준과학연구원 다층 저항식 다점 온도측정 웨이퍼 센서 및 그 제조방법

Also Published As

Publication number Publication date
JP4541742B2 (ja) 2010-09-08
CN100394588C (zh) 2008-06-11
CN1677671A (zh) 2005-10-05
US20050218470A1 (en) 2005-10-06
US7741692B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
US7391092B2 (en) Integrated circuit including a temperature monitor element and thermal conducting layer
US7239002B2 (en) Integrated circuit device
US6727556B2 (en) Semiconductor device and a method of manufacturing thereof
US7741692B2 (en) Integrated circuit device with temperature monitor members
US9640526B2 (en) Semiconductor device
KR100703974B1 (ko) Mim 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
US6841843B2 (en) Semiconductor integrated circuit device
US20110180901A1 (en) Semiconductor device and manufacturing method thereof
JP2004146866A (ja) 発振回路
US20070131931A1 (en) Semiconductor wafer and semiconductor device, and method for manufacturing same
US7777288B2 (en) Integrated circuit device and fabrication method therefor
JP2007157892A (ja) 半導体集積回路およびその製造方法
US7087999B2 (en) Semiconductor protection element, semiconductor device and method for manufacturing same
US8847320B2 (en) Decoupling capacitor and layout for the capacitor
JP2010074035A (ja) 半導体装置
JP2003273233A (ja) 半導体装置およびその製造方法
US7616415B2 (en) Electrostatic discharge protection circuit and electrostatic discharge protection method of a semiconductor memory device
JP3221437B2 (ja) 入力保護回路
KR100803493B1 (ko) 전자 디바이스, 전압 변화 측정 방법 및 전자 회로 형성 방법
JP2701824B2 (ja) 半導体装置
JP6101162B2 (ja) 半導体装置
JP2006013300A (ja) 半導体装置
JP2010238723A (ja) 抵抗アレイ及びそれを用いた集積回路
JP2008108799A (ja) 半導体装置
JP5259749B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees