JPH08306508A - 薄膜型サーミスタ素子およびその製造方法 - Google Patents

薄膜型サーミスタ素子およびその製造方法

Info

Publication number
JPH08306508A
JPH08306508A JP10956095A JP10956095A JPH08306508A JP H08306508 A JPH08306508 A JP H08306508A JP 10956095 A JP10956095 A JP 10956095A JP 10956095 A JP10956095 A JP 10956095A JP H08306508 A JPH08306508 A JP H08306508A
Authority
JP
Japan
Prior art keywords
thin film
thermistor
resistance
temperature coefficient
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10956095A
Other languages
English (en)
Inventor
Hiroshi Ueshima
啓史 上嶋
Mamoru Takusagawa
守 田草川
Hiroki Achinami
博樹 阿知波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP10956095A priority Critical patent/JPH08306508A/ja
Publication of JPH08306508A publication Critical patent/JPH08306508A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体成膜技術を応用し、正、負の異なる抵
抗温度係数を有するサーミスタ材料を一体形成薄膜とす
ることによって、複数の抵抗温度係数を有し、且つ小型
で高速応答性を兼ね備えたサーミスタ素子を提供するこ
と。 【構成】 正の抵抗温度係数をもつサーミスタ薄膜と、
負の抵抗温度係数をもつサーミスタ薄膜を複数枚、直列
または並列に結合して一体形成薄膜を成す積層構造に構
成し、少なくとも2つ以上の抵抗温度係数を有するサー
ミスタ素子を構成する。その製造方法は、例えば、Si
ウエハ6の基板の上に密着層( Ti) 5、バリア層( T
iN) 4、第1層として負の抵抗温度係数( 負特性) を
有す金属薄膜( TiO2)3、その上に第2層として正の
抵抗温度係数( 正特性) を有す半導体セラミックス薄膜
( BaTiO3)2を順次に成膜して、複合薄膜型サーミ
スタ素子を構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電装機器の制御に利用
される、温度センサ、赤外線センサ、過電流防止素子お
よび温度調節素子に関する。
【0002】
【従来の技術】従来、この分野に関連する技術として
は、特開平2−24128号公報、特開昭62−248
202号公報、特開昭62−248203号公報、実開
昭63−75001号公報、および実開昭58−699
01号公報等に、例えば、温度センサや水温センサとし
て開示されている。それらのセンサのうちには、ある温
度領域において「温度補償」させるために、正の抵抗温
度係数を有するサーミスタ素子と負の抵抗温度係数を有
するサーミスタ素子とを複合結合した、2つ以上の抵抗
温度係数を有するような温度センサが提案されている。
【0003】つまり、温度センサを教示している特開昭
62−248202号公報および特開昭62−2482
03号公報は、検知温度範囲の中間温度領域において0
に近い抵抗温度係数をもつセンサとしてのサーミスタの
提供が主な目的であり、ワッシャー状の正・負の抵抗温
度係数をもつ複数のサーミスタにより実現している。
【0004】しかし、このような温度センサは単にワッ
シャー状、チップ状または円板状で、正または負の抵抗
温度係数を有するサーミスタ素子を直列または並列に配
設し、銀電極等で張り合わせた構造のものであるため、
現在の技術的動向である処の「軽薄短小」を求める利用
者のニーズには合致せず、センサとしての小型化と高速
応答性を図るためには構造的およびその製造方法等に問
題があった。
【0005】
【発明が解決しようとする課題】したがって、上述のよ
うな当分野における従来技術に代わり、今後の利用者が
求めるニーズに合致する、より小型で高速応答性を兼ね
備えたサーミスタの実現が待たれている。
【0006】よって、本発明の目的は、半導体成膜技術
を応用し、正、負の異なる抵抗温度係数を有するサーミ
スタ材料を一体形成薄膜とすることによって、2つ以上
の抵抗温度係数を有し且つ小型で高速応答性を発揮する
正特性と負特性が複合した薄膜型サーミスタ素子を提供
することにある。
【0007】
【課題を解決するための手段】本発明は、上述の課題を
鑑みて成されたものであり、その不具合を解消すべく次
のような手段を講じている。すなわち、本発明の薄膜型
サーミスタ素子は、 ( 1) 負の抵抗温度係数をもつ第1サーミスタ薄膜
と、正の抵抗温度係数を有する第2サーミスタ薄膜とが
複数、直列または並列に結合することにより一体形成薄
膜を成す積層構造に構成され、少なくとも2つ以上の抵
抗温度係数を有することを特徴とする薄膜型サーミスタ
素子にする。
【0008】( 2) 負の抵抗温度係数をもつ前記第1
サーミスタ薄膜が金属酸化物によって構成され、かつ正
の抵抗温度係数をもつ前記第2サーミスタ薄膜が半導体
セラミックスによって構成されていることを特徴とする
( 1) に記載の薄膜型サーミスタ素子にする。
【0009】( 3) 負の抵抗温度係数をもつ金属酸化
物薄膜と、正の抵抗温度係数をもつ半導体セラミックス
の薄膜とは、前記金属酸化物薄膜上に半導体セラミック
スを「酸化熱処理」によって形成し、構成する元素の濃
度比が所定の濃度変化( 勾配) をもつように接合されて
いることを特徴とする( 2) に記載の薄膜型サーミスタ
素子にする。
【0010】( 4) 前記半導体セラミックス薄膜は、
BaTiO3 薄膜( 即ち、正特性サーミスタ薄膜) また
は、所定の添加元素を加えたBaTiO3 薄膜で構成さ
れ、金属酸化物薄膜がTiOx 薄膜( 即ち、負特性サー
ミスタ薄膜) で構成されることを特徴とする( 3) に記
載の薄膜型サーミスタ素子にする。
【0011】( 5) 前記BaTiO3 薄膜は、金属ア
ルコキシドゲルを「熱酸化処理」したBaTiO3 薄膜
であることを特徴とする( 4) に記載の薄膜型サーミス
タ素子にする。
【0012】( 6) 前記第1および第2サーミスタ素
子は、Siウエハ基板上に形成されることを特徴とする
( 1) に記載の薄膜型サーミスタ素子にする。 ( 7) 前記サーミスタ薄膜を構成している元素とSi
との相互拡散を防止するため、前記サーミスタ素子と前
記Siウエハとの間にバリア層を配設することを特徴と
する( 6) に記載の薄膜型サーミスタ素子にする。
【0013】( 8) スピンコートするアルコキシド溶
液の組成を変えることにより、(前記BaTiO3 薄膜
の代わり、)添加元素SrまたはPbを含むBa(1-x)
Pbx TiO3 またはBa(1-y) Sry TiO3 なる組
成の薄膜であることを特徴とする( 4) に記載の薄膜型
サーミスタ素子にする。(他の実施例)。
【0014】( 9) 前記の負特性のサーミスタ薄膜で
あるTi系薄膜は、Cr,VまたはYの酸化物が負の抵
抗温度係数を有する金属で構成されていることを特徴と
する( 4) に記載の薄膜型サーミスタ素子にする。(変
形例1)。
【0015】( 10) 直列結合または並列結合された
前記の複数の薄膜からの配線の電極は、Al,Ni,A
gまたはAuであることを特徴とする( 1) に記載の薄
膜型サーミスタ素子にする。(変形例2)。
【0016】( 11) 前記第1サーミスタ薄膜と前記
基板との間にスパッタ蒸着して成る、前記基板中のSi
や前記第2サーミスタ薄膜中のBa,SrまたはPbが
拡散を防止する所定の厚さのTiNバリア層およびTi
密着層を配設した構造に構成されることを特徴とする(
6) に記載の薄膜型サーミスタ素子にする。(変形例
3)。
【0017】( 12) 温度センサ、赤外線センサ、過
電流防止素子または温度調節素子として機能することを
特徴とする( 6) に記載の薄膜型サーミスタ素子にす
る。 ( 13) 負の抵抗温度係数を有する第1層のサーミス
タ薄膜が、正の抵抗温度係数を有する第2層のサーミス
タ薄膜の上に積層されて形成し、少なくとも2つ以上の
抵抗温度係数をもつことを特徴とする薄膜型サーミスタ
素子にする。(上下関係逆:変形例4)。
【0018】( 14) Siウエハからなる基板の上に
Tiからなる密着層を形成する工程と、前記密着層の上
にTiNからなるバリア層を形成する工程と、前記バリ
ア層の上に第1層として負の抵抗温度係数( 負特性) を
有すTiO2 の金属薄膜を形成する工程と、前記第1層
の上に第2層として正の抵抗温度係数( 正特性) を有す
BaTiO3 の半導体セラミックス薄膜を形成する工程
と、から構成される薄膜型サーミスタ素子の製造方法に
よって形成する。
【0019】
【作用】以上のような手段により、本発明の薄膜型サー
ミスタ素子は次のような作用を奏する。第1層に負の抵
抗温度係数を有する金属酸化薄膜が成膜し、その上に第
2層としてBaTiO3 等の正の抵抗温度係数を有する
半導体セラミックス薄膜が成膜するとき、これら2層が
同時に酸化形成されるために、銀電極等の接合電極は不
要となり、電気的および機械的に良好な結合がなされ、
しかも非常に薄くて小型の複合された薄膜型サーミスタ
素子が容易に製造される。
【0020】
【実施例】
(第1実施例)図1には、本発明の第1の実施例に係わ
るサーミスタの基本となる複数の薄膜から成る積層構造
が断面図で示されている。
【0021】図1に示すように、Siウエハ等の基板6
上には、第1層としてTi,Cr,VまたはY等の酸化
物が負の抵抗温度係数をもつ金属薄膜を成膜し、その上
には、第2層としてBaTiO3 等の正の抵抗温度係数
をもつ半導体セラミックス薄膜を成膜する。この第2層
の半導体セラミックス薄膜を成膜する際は一般的に、酸
化雰囲気中で処理されるため、それと同時に第1層も酸
化されて負の抵抗温度係数をもつ金属酸化薄膜となる。
【0022】(作用効果1)その結果、第1層に負の抵
抗温度係数を有する金属酸化薄膜と、第2層にBaTi
O3 等の正の抵抗温度係数を有する半導体セラミックス
薄膜とから成る薄膜サーミスタ素子を製造することがで
きる。このような薄膜サーミスタ素子は、これら2層が
同時に酸化形成されるために、従来のサーミスタの構成
要素の1つであった銀電極等の接合電極が不要となり、
しかも電気的および機械的にも良好に結合された非常に
薄く小型の複合薄膜サーミスタ素子を、比較的容易に製
造することができる。
【0023】図2および図3には、本発明の第1の実施
例に係わるサーミスタの積層構造の断面と、これに接続
された電極が示されている。Siウエハ6等の基板上に
隣接して積層されTiから成る密着層5および、TiN
から成るバリア層4に続いて、その上に第1層としての
TiO2 から成る負の抵抗温度係数( 負特性) を有する
金属薄膜3が、更にその上には第2層としてのBaTi
O3 から成る正の抵抗温度係数( 正特性) を有す半導体
セラミックス薄膜2が形成されている。この第2層であ
る半導体セラミックス薄膜2には図2に示すような間隙
を成す形状、または、図3に示すような台形の形状に成
形され、その上部には電極配線としての上部電極1が成
膜されている。そして、その電極からリード線7を介し
て所定の電源に接続されている。
【0024】また、図4および図5には、それぞれ並列
結合および直列結合したサーミスタ素子の電気的負特性
および正特性と、それらを結合した薄膜型サーミスタ素
子の温度の変化にともなう各種のサーミスタ(例えば、
複合サーミスタ,正特性サーミスタおよび負特性サーミ
スタ)の抵抗値の変化が3本のグラフ曲線で示されてい
る。すなわち、グラフでは、正特性サーミスタの温度変
化にともなう抵抗値に関する電気特性は、破線で表さ
れ、同じく、負特性サーミスタの抵抗値に関する電気特
性は、一点破線で表されている。よって、これらの2種
類の正・負特性サーミスタを複合して成る本発明の複合
薄膜型サーミスタ素子の温度変化にともなう抵抗値に関
する電気特性は、実線で表されているような前述の2本
のグラフ曲線を合成したカーブを描き、これは実質的に
2つの抵抗温度係数をもつことを意味している。
【0025】(作用効果1' )よって、図2、図3に示
すような、正・負のサーミスタ薄膜を直列、並列結合に
なるようにエッチング加工し、Au,AlまたはNi等
の通常の電極を取り出し電極とすることにより、図4、
図5に示すような2つ以上の抵抗温度係数をもつ実線で
表されるような電気特性を有するサーミスタ素子が実現
できる。
【0026】以上に述べたように、薄膜サーミスタは半
導体微細加工を用いて、いわゆる「ミクロンオーダ」に
超小型化することにより、素子の熱容量の微少化による
高速応答性が可能となる。またSiチップ上で半導体回
路との一体化により高機能センサや過昇温による自己保
護機能を有するようなインテリジェントICにも応用で
きる。
【0027】(第2実施例)図6には、本発明の正特性
と負特性を合せもつサーミスタが複合された一例であ
り、これらの薄膜サーミスタを電気的に「直列結合」し
た複合・薄膜型サーミスタ素子の斜視図が示されてい
る。
【0028】また、図7の斜視図には、「並列結合」し
た複合・薄膜型サーミスタ素子の斜視図が示されてい
る。正特性と負特性を有する正負の薄膜サーミスタを電
気的に並列結合した複合薄膜型サーミスタ素子の断面を
含む。
【0029】まず、薄膜型サーミスタは電気的絶縁のた
めSi基板6とのSiO2 膜8上に形成され、第1層は
酸化物が負の抵抗温度係数をもつTi,Cr,Vまたは
Yなどの金属層を蒸着する。続いて、第2層としてBa
TiO3 等の正の抵抗温度係数をもつ半導体セラミック
ス薄膜2を形成する。
【0030】このような作成過程において、第2層の半
導体セラミックス薄膜2は酸化雰囲気中で熱処理を施し
て作製するため、それと同時に第1層も酸化されて負の
抵抗温度係数をもつ金属酸化薄膜3となる。その結果、
この第1層に負の抵抗温度係数をもつ金属酸化薄膜3と
この第2層にBaTiO3 系の正の抵抗温度係数をもつ
半導体セラミックス薄膜2を形成することができる。
【0031】次に、「直列結合」または「並列結合」と
なるように第1層および第2層をエッチング処理を施し
てパターンニングした後、絶縁層としてSiO2 層8を
成膜し、その後には、Alで電極配線1を施してこの複
合薄膜型サーミスタ素子を製造する。
【0032】図6の「直列結合」と図7の「並列結合」
との差異を薄膜構造的にみれば、SiO2 膜8上に形成
された第1層( 酸化物が負特性をもつTi等の金属層が
蒸着された層) に接する層は、「並列結合」の方が、第
2層( BaTiO3 等の正の抵抗温度係数をもつ半導体
セラミックス薄膜2) のみならず、Al電極配線1にも
接している処にあることが、図7の断面からわかる。。
【0033】次に、第1層にTiを、第2層にBaTi
O3 を用いた複合サーミスタの詳細な製造方法を述べ
る。まず基板との絶縁層としてSiO2 層を4インチS
iウエハ上に熱酸化によって500nmほど成膜する。
【0034】次に、第1層のTi薄膜を基板温度250
℃で400nmほどスパッタ装置で蒸着して成膜する。第
2層は、いわゆる「ゾルゲル法」を用いて成膜する。ま
ず、Ti,Baの比が1:1の6%アルコキシド溶液を
10cc、500rpm 5秒、3000rpm 30秒の条件で
スピンコートし、150℃で1時間ほどの乾燥後、40
0℃で10分間、大気中または酸素雰囲気中で仮焼成
し、アモルファス状の酸化膜にする。
【0035】このスピンコートから仮焼成までの1回の
処理により50nmのアモルファス状の酸化膜が成膜でき
る。続けて10回の重ね塗りを行うことより、厚さ60
0nmのアモルファス状のBaTiO3 酸化膜が成膜され
る。
【0036】また、最後に700℃で1時間、大気中で
熱処理することにより、アモルファス状BaTiO3 の
酸化と結晶化が進みペロブスカイトBaTiO3 多結晶
層となる。
【0037】この時、第1層のTi層も同時に酸化され
て、負の抵抗温度係数を有するTiO2-x 膜となる。こ
のTi層はBaTiO3 層を介して酸化されるため、酸
化は第2層側から徐々に進み完全なTiO2 にならずに
「O欠陥」を多くもつTiO2-x となり、導電性があり
負の抵抗温度係数を有すサーミスタ薄膜となる。
【0038】ここで、熱処理時間については、図8およ
び図9の各グラフを参照して説明する。図8のグラフに
は、Tiが最終的にTiO2 に組成変化( 酸化) する場
合の組成と熱処理時間との関係が示され、図9のグラフ
には熱処理時間とBaTiO3 層の結晶化率が示されて
いる。
【0039】図9が示すように、BaTiO3 層の結晶
化は30分以上で完了し、図8が示すように、TiはT
iOを経てTiO2 に酸化して変化するのに約1. 5時
間を要するので1〜1. 5時間熱処理するのが望まし
い。
【0040】最後に、レジストでマスクし、HCl,H
NO3 またはイオンミーリングでエッチング処理して電
気的に直列または並列結合とになるようにパターニング
する。そして、パッシベーション膜としてSiO2 を成
膜し、コンタクトホールを開口した後に、Al電極配線
を行う。
【0041】(作用効果2)上記実施例でも述べたよう
に、本発明の薄膜型サーミスタ素子は、正特性をもつB
aTiO3 薄膜と負特性をもつTiO2-x 薄膜の2つの
層が同時に酸化形成される。
【0042】図10に第2層表面から深さ方向の元素分
析を行った結果を示す。第1層と第2層におけるTi,
Ba,SrおよびOの各組成元素ごとの混有率(%) の変
化に注目すると、2層の接合部分近傍の組成がそれぞれ
の傾きをもつ、いわゆる「濃度傾斜」をもって徐々に変
化することがわかる。
【0043】つまり、Tiは、深さ方向400nmまでは
BaTiO3 薄膜層中で約20% の濃度を保っている
が、2層の接合部分近傍からTiO2-x 薄膜にかけてそ
の濃度を約38% まで増加させるような上昇傾斜のグラ
フを示す。またBaは、上記のTiと同じく、エッチン
グ開始から深さ方向400nmまではBaTiO3 薄膜層
中での濃度の変化はほとんど認められず、濃度はほぼ一
定の約18% を保っているが、2層の接合部分近傍から
TiO2-x 薄膜にかけてその濃度を約2% までほぼ直線
的に減少させるような下降傾斜のグラフを示す。その
他、Srもやはり、2層の接合部分近傍からTiO2-x
薄膜にかけて、その濃度が序々に0% になる傾向で減少
する下降傾斜のグラフを示している。一方、Oの濃度は
処理の時間経過にかかわらず、多少の増減はあるがほぼ
一定の濃度60% を維持していることがこの図10のグ
ラフからわかる。
【0044】以上により、機械的にも電気的にも良好に
結合することが可能となり、従来の銀電極等の接合電極
が不要となった。そして、これら2つの層はそれぞれ厚
さの極めて薄い薄膜構造で形成されているために、互い
に接合しても非常に薄く、小型でしかも薄い、いわゆる
「軽薄短小」にかなった複合薄膜型サーミスタ素子を製
造し提供することができる。
【0045】なお、並列結合または直列結合した素子の
電気的な特性については、図4および図5に示す如く、
負特性と正特性を電気的に結合した複数( 例では2つ)
の抵抗温度係数をもつような抵抗変化を示すので、異な
る温度領域においても良好な性能が得られる。
【0046】(その他の実施例)本発明の前述の実施例
では、正特性を有するBaTiO3 薄膜と、負特性を有
するTiO2-x 薄膜の2層が同時に酸化形成され接合さ
れた複合薄膜型サーミスタ素子について例示したが、次
の例も考えられる。
【0047】例えば、図11には、BaTiO3 なる組
成による(BaTiO3 層における)抵抗の立ち上がり
温度、即ち、「キュリー温度」がグラフで示されてい
る。図12には、前述の実施例のようなBaTiO3 に
代わりに、添加材元素Srを含むBa(1-y) Sry Ti
O3 なる組成による当該層における抵抗の立ち上がり温
度( キュリー温度) がグラフで示されている。
【0048】また、図13には、同じくBaTiO3 に
代わりに、添加材元素Pbを含むBa(1-x) Pbx Ti
O3 なる組成による当該層における抵抗の立ち上がり温
度(キュリー温度) がグラフで示されている。
【0049】詳しくは、スピンコートするアルコキシド
溶液の組成を変えることにより、BaTiO3 をSrま
たはPb等の添加材を含むBa(1-x) Pbx TiO3 や
Ba(1-y) Sry TiO3 なる組成にすることによっ
て、これら図11〜図13に示すように、BaTiO3
層またはその該当する層(第2層)における抵抗の立上
がり温度( キュリー温度) を任意に設定することができ
る。
【0050】(変形実施例)以上に説明した実施例の他
にも、本発明の要旨を逸脱しない範囲で種々の変形実施
が可能である。
【0051】例えば、構成する材料については、次のよ
うな変形実施も可能である (変形例1) Ti薄膜( 負特性サーミスタ薄膜) は、
Cr,VまたはY等の、酸化物が負の抵抗温度係数を有
する金属で構成されていてもよい。
【0052】(変形例2) 図2,図3に例示された上
部電極1は、Al電極配線に代わる材料として、Ni,
AgまたはAu等を採用してもよい。また構造において
は、次の変形実施が可能である。
【0053】(変形例3) 基板中のSiや第2層中の
Ba,SrまたはPbが拡散しないように、第1層の負
特性サーミスタ薄膜と基板との間にスパッタ蒸着した厚
さ約200nmのTiNから成るバリア層および、厚さ約
200nmのTiから成る密着層を設けた構造に、この複
合サーミスタ素子を構成してもよい。
【0054】(変形例4) 正・負特性を有す2つの薄
膜サーミスタの積層順の上下を逆に形成しようとする構
造にしてもよい。ただし、この場合には、前記の実施例
の説明で例示した製造方法では実際的に、その製造が困
難であると考えられるので、それに合致する他の製造方
法を適用して作製する必要はあろう。
【0055】
【発明の効果】以上のような本発明の薄膜型サーミスタ
素子を実施することによって、次のような効果を奏す
る。本発明の薄膜型サーミスタ素子は、半導体微細加工
法を用いて、「ミクロンオーダ」に超小型化することが
でき、その素子の熱容量の微少化により高速応答性が実
現する。
【0056】また、Siチップ上での半導体回路との一
体化が可能で、高機能センサや過昇温による自己保護機
能を有するインテリジェントICにも応用が可能であ
る。更に、従来の銀電極等の接合電極が不要となる。以
上、主要な2層は互いに接合しても非常に薄い薄膜構造
である故に、いわゆる「軽薄短小」にかなう複合薄膜型
サーミスタ素子として提供できる。
【図面の簡単な説明】
【図1】 本発明の第1実施例に係わるサーミスタの基
となる複数の薄膜から成る積層構造を示す断面図。
【図2】 本発明の第1実施例に係わるサーミスタの積
層構造を表す断面と接続された電極を示す断面図。
【図3】 本発明の第1実施例に係わるサーミスタの積
層構造を表す断面と接続された電極を示す断面図。
【図4】 直列結合したサーミスタ素子の電気的負特性
および正特性と、それらを結合した複合薄膜サーミスタ
の抵抗変化をしめすグラフ。
【図5】 同じく、並列結合したサーミスタ素子の電気
的正特性および負特性と、それらを結合して成る複合薄
膜型サーミスタの抵抗変化をしめすグラフ。
【図6】 本発明の第2実施例に係わるサーミスタに関
し、正特性、負特性を有する正負の薄膜サーミスタを電
気的に「直列結合」した複合薄膜サーミスタの断面を含
む斜視図。
【図7】 同じく、本発明の第2実施例に係わるサーミ
スタに関し、正特性、負特性を有する正負の薄膜サーミ
スタを電気的に「並列結合」した複合薄膜サーミスタの
断面を含む斜視図。
【図8】 TiがTiO2 に組成変化( 酸化) する場合
の熱処理時間との関係を示すグラフ。
【図9】 熱処理時間と、BaTiO3 層の結晶化率を
示すグラフ。
【図10】 正特性のBaTiO3 薄膜と負特性のTi
O2-x 薄膜の2層が同時に酸化形成された薄膜サーミス
タの層の接合部分の組成の変化を示すグラフ。エッチン
グ処理時間と組成の混有率の変化を示すグラフ。
【図11】 BaTiO3 なる組成によるBaTiO3
層における抵抗の立ち上がり温度( キュリー温度) を示
すグラフ。
【図12】 BaTiO3 に代わり、添加材Srを含む
Ba(1-y) Sry TiO3 なる組成による当該層におけ
る抵抗の立上がり温度( キュリー温度) を示すグラフ。
【図13】 BaTiO3 に代わり、添加材Pbを含む
Ba(1-x) Pbx TiO3 なる組成による当該層におけ
る抵抗の立上がり温度( キュリー温度) を示すグラフ。
【符号の説明】
1…上部電極、2…正特性サーミスタ薄膜( 第2層:B
aTiO3 等) 、3…負特性サーミスタ薄膜( 第1層:
TiO2 等) 、4…バリア層( TiN等)、5…密着層
( Ti等) 、6…Siウエハ( 基板) 、7…リード線、
8…SiO2 膜。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 負の抵抗温度係数をもつ第1サーミスタ
    薄膜と、正の抵抗温度係数を有する第2サーミスタ薄膜
    とが複数、直列または並列に結合することにより一体形
    成薄膜を成す積層構造に構成され、少なくとも2つ以上
    の抵抗温度係数を有することを特徴とする薄膜型サーミ
    スタ素子。
  2. 【請求項2】 負の抵抗温度係数をもつ前記第1サーミ
    スタ薄膜が金属酸化物によって構成され、かつ正の抵抗
    温度係数をもつ前記第2サーミスタ薄膜が半導体セラミ
    ックスによって構成されていることを特徴とする、請求
    項1に記載の薄膜型サーミスタ素子。
  3. 【請求項3】 負の抵抗温度係数をもつ金属酸化物薄膜
    と、正の抵抗温度係数をもつ半導体セラミックスの薄膜
    とは、 前記金属酸化物薄膜上に半導体セラミックスを酸化熱処
    理によって形成され、構成する元素の濃度比が所定の濃
    度変化をもつように接合されていることを特徴とする、
    請求項2に記載の薄膜型サーミスタ素子。
  4. 【請求項4】 前記半導体セラミックス薄膜は、 BaTiO3 薄膜( 即ち、正特性サーミスタ薄膜) また
    は、所定の添加元素を加えたBaTiO3 薄膜で構成さ
    れ、金属酸化物薄膜がTiOx 薄膜( 即ち、負特性サー
    ミスタ薄膜) で構成されることを特徴とする、請求項3
    に記載の薄膜型サーミスタ素子。
  5. 【請求項5】 前記BaTiO3 薄膜は、 金属アルコキシドゲルを熱酸化処理したBaTiO3 薄
    膜であることを特徴とする、請求項4に記載の薄膜型サ
    ーミスタ素子。
  6. 【請求項6】 前記第1および第2サーミスタ素子は、 Siウエハ基板上に形成されることを特徴とする、請求
    項1に記載の薄膜型サーミスタ素子。
  7. 【請求項7】 前記サーミスタ薄膜を構成している元素
    とSiとの相互拡散を防止するため、前記サーミスタ素
    子と前記Siウエハとの間にバリア層を配設することを
    特徴とする、請求項6に記載の薄膜型サーミスタ素子。
  8. 【請求項8】 スピンコートするアルコキシド溶液の組
    成を変えることにより、前記BaTiO3 薄膜の代わり
    に、添加元素SrまたはPbを含むBa(1-x) Pbx T
    iO3 またはBa(1-y) Sry TiO3 なる組成の薄膜
    であることを特徴とする、請求項4に記載の薄膜型サー
    ミスタ素子。
  9. 【請求項9】 前記の負特性のサーミスタ薄膜であるT
    i系薄膜は、 Cr,VまたはYの酸化物が負の抵抗温度係数を有する
    金属で構成されていることを特徴とする、請求項4に記
    載の薄膜型サーミスタ素子。
  10. 【請求項10】 直列結合または並列結合された前記の
    複数の薄膜からの配線の電極は、Al,Ni,Agまた
    はAuであることを特徴とする、請求項1に記載の薄膜
    型サーミスタ素子。
  11. 【請求項11】 前記第1サーミスタ薄膜と前記基板と
    の間にスパッタ蒸着して成る、前記基板中のSiや前記
    第2サーミスタ薄膜中のBa,SrまたはPbが拡散を
    防止する所定の厚さのTiNバリア層およびTi密着層
    を配設した構造に構成されることを特徴とする、請求項
    6に記載の薄膜型サーミスタ素子。
  12. 【請求項12】 温度センサ、赤外線センサ、過電流防
    止素子または温度調節素子として機能することを特徴と
    する、請求項6に記載の薄膜型サーミスタ素子。
  13. 【請求項13】 負の抵抗温度係数を有する第1層のサ
    ーミスタ薄膜が、正の抵抗温度係数を有する第2層のサ
    ーミスタ薄膜の上に積層されて形成し、少なくとも2つ
    以上の抵抗温度係数をもつことを特徴とする薄膜型サー
    ミスタ素子。
  14. 【請求項14】 Siウエハからなる基板の上にTiか
    らなる密着層を形成する工程と、 前記密着層の上にTiNからなるバリア層を形成する工
    程と、 前記バリア層の上に第1層として負の抵抗温度係数( 負
    特性) を有すTiO2の金属薄膜を形成する工程と、 前記第1層上に第2層として正の抵抗温度係数( 正特
    性) を有すBaTiO3の半導体セラミックス薄膜を形
    成する工程と、から構成される薄膜型サーミスタ素子の
    製造方法。
JP10956095A 1995-05-08 1995-05-08 薄膜型サーミスタ素子およびその製造方法 Pending JPH08306508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10956095A JPH08306508A (ja) 1995-05-08 1995-05-08 薄膜型サーミスタ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10956095A JPH08306508A (ja) 1995-05-08 1995-05-08 薄膜型サーミスタ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08306508A true JPH08306508A (ja) 1996-11-22

Family

ID=14513338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10956095A Pending JPH08306508A (ja) 1995-05-08 1995-05-08 薄膜型サーミスタ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08306508A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075751A1 (en) * 2001-03-20 2002-09-26 Vishay Intertechnology, Inc. Thin film ntc thermistor
JP2005286237A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 集積回路装置
WO2006003791A1 (ja) * 2004-06-18 2006-01-12 Mitsubishi Materials Corporation サーミスタ薄膜及びその形成方法
JP2009076838A (ja) * 2007-09-19 2009-04-09 Qiankun Kagi Kofun Yugenkoshi サーミスターチップおよびその製造方法
US8118486B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed temperature probe
US8466392B2 (en) 2006-05-17 2013-06-18 Heat Trace Limited Material and heating cable
US8624703B2 (en) 2010-09-14 2014-01-07 Murata Manufacturing Co., Ltd. Semiconductor ceramic element and method for producing same
KR20160114245A (ko) * 2015-03-23 2016-10-05 삼성디스플레이 주식회사 온도 검출 소자 및 이를 이용한 온도 센서
CN106370317A (zh) * 2016-08-30 2017-02-01 广东爱晟电子科技有限公司 一种复合热敏芯片及其制成的温度传感器
CN107993782A (zh) * 2017-12-29 2018-05-04 中国电子科技集团公司第四十三研究所 一种低电阻温度系数的复合薄膜电阻及其制备方法
WO2019104707A1 (zh) * 2017-12-01 2019-06-06 桑胜伟 一种热敏电阻铜电极复合层的制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075751A1 (en) * 2001-03-20 2002-09-26 Vishay Intertechnology, Inc. Thin film ntc thermistor
JP2005286237A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 集積回路装置
JP4541742B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置
WO2006003791A1 (ja) * 2004-06-18 2006-01-12 Mitsubishi Materials Corporation サーミスタ薄膜及びその形成方法
US8466392B2 (en) 2006-05-17 2013-06-18 Heat Trace Limited Material and heating cable
JP2009076838A (ja) * 2007-09-19 2009-04-09 Qiankun Kagi Kofun Yugenkoshi サーミスターチップおよびその製造方法
US8118486B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed temperature probe
US8624703B2 (en) 2010-09-14 2014-01-07 Murata Manufacturing Co., Ltd. Semiconductor ceramic element and method for producing same
JP5423899B2 (ja) * 2010-09-14 2014-02-19 株式会社村田製作所 半導体セラミック素子およびその製造方法
KR20160114245A (ko) * 2015-03-23 2016-10-05 삼성디스플레이 주식회사 온도 검출 소자 및 이를 이용한 온도 센서
CN106370317A (zh) * 2016-08-30 2017-02-01 广东爱晟电子科技有限公司 一种复合热敏芯片及其制成的温度传感器
WO2019104707A1 (zh) * 2017-12-01 2019-06-06 桑胜伟 一种热敏电阻铜电极复合层的制备方法
CN107993782A (zh) * 2017-12-29 2018-05-04 中国电子科技集团公司第四十三研究所 一种低电阻温度系数的复合薄膜电阻及其制备方法

Similar Documents

Publication Publication Date Title
JP4525947B2 (ja) 薄膜キャパシタの製造方法
JP3995619B2 (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP4218350B2 (ja) 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JPH0621391A (ja) 強誘電体コンデンサ及びその形成方法
JPH08306508A (ja) 薄膜型サーミスタ素子およびその製造方法
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JPH01161709A (ja) 積層型セラミック部品
KR20010101386A (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
KR0147211B1 (ko) 도전성 마이크로 브릿지의 제조방법
US5281845A (en) PTCR device
KR100254611B1 (ko) 박막 적외선 센서의 제조방법 및 그 구조
CN107706495B (zh) 一种温度补偿衰减器的制备方法
WO2015065397A1 (en) Piezoelectric thin film stack
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
US5316973A (en) Method of making semiconducting ferroelectric PTCR devices
JPH04287968A (ja) 集積回路装置およびその製造方法
JP3198453B2 (ja) 半導体装置及びその製造方法
JPH11233305A (ja) Ptcサーミスタ薄膜素子
JPH03257857A (ja) 薄膜コンデンサ及びその製造方法
Dimos et al. Integrated decoupling capacitors using Pb (Zr, Ti) O3 thin films
JPS6253923B2 (ja)
US6218648B1 (en) Ceramic heater
JPH0670258U (ja) 圧電体素子
JPH08288239A (ja) 酸素拡散バリア性電極とその製造方法
JPH0652775B2 (ja) 薄膜コンデンサおよびその製造方法